AD数据手册部分内容中文翻译Word下载.docx
- 文档编号:16288987
- 上传时间:2022-11-22
- 格式:DOCX
- 页数:25
- 大小:46.63KB
AD数据手册部分内容中文翻译Word下载.docx
《AD数据手册部分内容中文翻译Word下载.docx》由会员分享,可在线阅读,更多相关《AD数据手册部分内容中文翻译Word下载.docx(25页珍藏版)》请在冰豆网上搜索。
每个通道有一个专门的32位频率调谐字,14位相位偏移,和一个10位幅度调节输出。
TheDACoutputsaresupplyreferencedandmustbeterminatedintoAVDDbyaresistororanAVDDcenter-tappedtransformer.EachDAChasitsownprogrammablereferencetoenabledifferentfull-scalecurrentsforeachchannel.TheDDSactsasahighresolutionfrequencydividerwiththeREFCLKastheinputandtheDACprovidingtheoutput.TheREFCLKinputsourceiscommontoallchannelsandcanbedrivendirectlyorusedincombinationwithanintegratedREFCLKmultiplier(PLL)uptoamaximumof500MSPS.ThePLLmultiplicationfactorisprogrammablefrom4to20,inintegersteps.TheREFCLKinputalsofeaturesanoscillatorcircuittosupportanexternalcrystalastheREFCLKsource.Thecrystalmustbebetween20MHzand30MHz.ThecrystalcanbeusedincombinationwiththeREFCLKmultiplier.
DAC的输出供给参考必须通过电阻接到AVDD或接到AVDD中心抽头变压器。
每个DAC有自己的可编程参考,能提供各通道的不同满量程电流。
REFCLK作为输入时,DDS核心作为一个高分辨率分频器,以DAC提供输出。
REFCLK输入源对所有通道是一样的,可直接驱动或用于与一个集成的REFCLK乘法器组合(PLL),最高500MSPS。
PLL倍增因子可编程,从4到20的整数。
REFCLK输入还可作为一个振荡器电路,支持外部晶振作为参考源。
该晶振必须介于20兆赫和30兆赫。
晶振可用于与REFCLK倍频组合。
TheAD9959comesinaspace-saving56-leadLFCSPpackage.TheDDScore(AVDDandDVDDpins)ispoweredbyaVsupply.ThedigitalI/Ointerface(SPI)operatesatVandrequiresDVDD_I/O(Pin49)beconnectedtoV.TheAD9959operatesovertheindustrialtemperaturerangeof40°
Cto+85°
C.
AD9959使用节省空间的56引脚LFCSP封装。
DDS的核心(AVDD和DVDD引脚)由V供电。
数字I/O接口(SPI)的工作在V,要求dvdd_I/O(引脚49)连接到V。
AD9959可运行在超过工业温度范围的-40°
C到85°
C。
ABSOLUTEMAXIMUMRATINGS绝对最大额定值
Table2.表2
Parameter参数Rating额定值
MaximumJunctionTemperature最大结温150°
C
DVDD_I/O(Pin49)4V
AVDD,DVDD2V
DigitalInputVoltage(DVDD_I/O=V)数字输入电压Vto+4V
DigitalOutputCurrent数字输出电流5mA
StorageTemperatureRange存储温度–65°
Cto+150°
OperatingTemperatureRange操作温度–40°
LeadTemperature(10secSoldering)焊接温度300°
θJA21°
C/W
θJC2°
C/W
Table3.PinFunctionDescriptions引脚说明
引脚
助记符
I/O
14针
描述
3
MASTER_RESET
I
6
高电平有效复位引脚;
将使AD9959内部寄存器复位到缺省状态,如寄存器图和位描述部分的描述。
4
PWR_DWN_CTL
外部电源控制(PDC)
40-43
P0-P3
1、3
5、7
用于调制(FSK,PSK,ASK)的数据引脚,启动/停止扫频累加器或用于输出幅度的斜坡上升或下降.数据同步于引脚SYNC_CLK(同步时钟54脚).数据必需满足SYNC_CLK设置和保持时间的要求;
引脚的功能由数据配置说明位(PPC)控制(FR1[14:
12]).
46
IO_UPDATE
8
上升沿使I/O口缓冲中的数据传送到活动寄存器。
数据同步于引脚SYNC_CLK(同步时钟54脚).IO_UPDATE必需满足SYNC_CLK设置和保持时间的要求,以保证到DAC输出的数据有固定的延迟管道,否则,不确定有±
1个同路时钟(SYNC_CLK)周期的数据管道存在。
最小的脉冲宽度是1个同步时钟周期。
47
——CS
10
低电平片选;
允许多器件共用I/O总线。
48
SCLK
12
I/O操作的串行数据时钟;
数据位在SCLK的上升沿写入,在下降沿读取。
50
SDIO_0
9
串行数据引脚
5151
SDIO_1SDIO_2
11、13
用于串行数据引脚或启动输出幅度的斜坡上升或下降
53
SDIO_3
14
用于串行数据引脚或启动输出幅度的斜坡上升或下降;
在单位或2位模式,此引脚用于SYNC_I/O。
如果SYNC_I/O功能未使用,连接到地或逻辑0。
在单位或者2位模式中,不要让此引脚浮地。
THEORYOFOPERATION操作原理
DDSCOREDDS核心
TheAD9959hasfourDDScores,eachconsistingofa32-bitphaseaccumulatorandphase-to-amplitudeconverter.Together,thesedigitalblocksgenerateadigitalsinewavewhenthephaseaccumulatorisclockedandthephaseincrementvalue(frequencytuningword)isgreaterthan0.Thephase-to-amplitudeconvertersimultaneouslytranslatesphaseinformationtoamplitudeinformationbyacos(θ)operation.Theoutputfrequency(fOUT)ofeachDDSchannelisafunctionoftherolloverrateofeachphaseaccumulator.Theexactrelationshipisgiveninthefollowingequation:
AD9959有四个DDS内核,每个含32相位累加器和相位-幅度转换器。
这些数字模块在一起产生数字正弦波,当相位累加器的时钟和相位增量值(频率调谐字)大于0。
相位幅度转换器同时通过COS(θ)操作,转换相位信息到幅度信息。
每个DDS通道输出频率(fout)是每个相位累加器的转换函数。
确切的关系在下面的等式中给出:
where:
fSisthesystemclockrate.
FTWisthefrequencytuningwordandis0≤FTW≤231.
232representsthephaseaccumulatorcapacity.
其中:
fs是系统时钟速率。
FTW是频率调谐字和0≤FTW≤231。
232表示相位累加器容量。
Becauseallfourchannelsshareacommonsystemclock,theyareinherentlysynchronized.
因为所有四个通道共用一个系统时钟,他们是本质同步的。
TheDDScorearchitecturealsosupportsthecapabilitytophaseoffsettheoutputsignal,whichisperformedbythechannelphaseoffsetword(CPOW).TheCPOWisa14-bitregisterthatstoresaphaseoffsetvalue.Thisvalueisaddedtotheoutputofthephaseaccumulatortooffsetthecurrentphaseoftheoutputsignal.Eachchannelhasitsownphaseoffsetwordregister.Thisfeaturecanbeusedforplacingallchannelsinaknownphaserelationshiprelativetooneanother.Theexactvalueofphaseoffsetisgivenbythefollowingequation:
DDS的核心架构还支持输出信号的相位偏移,由信道的相位偏移(cpow)字实现。
cpow是一个14位的寄存器,存储相位偏移值。
此值添加到相位累加器的输出,偏移电流信号相位。
每个通道都有自己的相位偏移字寄存器。
此功能可用于设置所有通道的相位相关关系。
相位偏移量实际值由以下方程给出:
DIGITAL-TO-ANALOGCONVERTER数模转换
TheAD9959incorporatesfour10-bitcurrentoutputDACs.TheDACconvertsadigitalcode(amplitude)intoadiscreteanalogquantity.TheDACcurrentoutputscanbemodeledasacurrentsourcewithhighoutputimpedance(typically100kΩ).UnlikemanyDACs,thesecurrentoutputsrequireterminationintoAVDDviaaresistororacenter-tappedtransformerforexpectedcurrentflow.
AD9959采用四个10位电流输出DAC。
DAC将数字代码(幅度)转换成离散的模拟量。
DAC的电流输出可以被建模为高输出阻抗的电流源(通常为100KΩ)。
不像许多DAC,这些电流输出要求通过电阻器或中心抽头变压器接到AVDD以获得预期的电流。
EachDAChascomplementaryoutputsthatprovideacombinedfull-scaleoutputcurrent(IOUT+I____OUT).Theoutputsalwayssinkcurrent,andtheirsumequalsthefull-scalecurrentatanypointintime.Thefull-scalecurrentiscontrolledbymeansofanexternalresistor(RSET)andthescalableDACcurrentcontrolbitsdiscussedintheModesofOperationsection.Theresistor,RSET,isconnectedbetweentheDAC_RSETpinandanalogground(AGND).Thefull-scalecurrentisinverselyproportionaltotheresistorvalueasfollows:
每个DAC互补输出提供一个组合的满量程输出电流(输出电流和输入电流)。
输出总是吸收电流,在任何时间点它们的和等于满量程电流。
满量程电流通过一个外部电阻器(RSET)控制和操作模式部分中讨论的DAC的电流位进行尺度控制。
电阻RSET,连接DAC_REST脚和模拟地(AGND)之间。
满量程电流与电阻值成反比:
Themaximumfull-scaleoutputcurrentofthecombinedDACoutputsis15mA,butlimitingtheoutputto10mAprovidesoptimalspurious-freedynamicrange(SFDR)performance.TheDACoutputvoltagecompliancerangeisAVDD+VtoAVDDV.Voltagesdevelopedbeyondthisrangemaycauseexcessiveharmonicdistortion.Properattentionshouldbepaidtotheloadterminationtokeeptheoutputvoltagewithinitscompliancerange.Exceedingthisrangecouldpotentiallydam-agetheDACoutputcircuitry.
最大满量程的输出组合DAC电流为15mA,但限制输出到10毫安以提供最优的无杂散动态范围(SFDR)性能。
DAC的输出电压范围为AVDD+V电压AVDD。
超出了这个范围可能会导致谐波失真过大。
应注意负载,以保持其输出电压在其合规范围。
超过这个范围可能损坏DAC输出电路。
MODESOFOPERATION操作模式
Therearemanycombinationsofmodes(forexample,single-tone,modulation,linearsweep)thattheAD9959canperformsimultaneously.However,somemodesrequiremultipledatapins,whichcanimposelimitations.ThefollowingguidelinescanhelpdetermineifaspecificcombinationofmodescanbeperformedsimultaneouslybytheAD9959.
有许多组合模式(例如,单音,调制,线性扫频),AD9959能够同时进行。
然而,一些模式需要多个数据引脚,它可以施加限制。
下面的指南可以帮助确定模式的特定组合是否可以用AD9959同时进行。
CHANNELCONSTRAINTGUIDELINES通道约束准则
·
Single-tonemode,two-levelmodulationmode,andlinearsweepmodecanbeenabledonanychannelandinanycombinationatthesametime
单音模式,两电平调制模式,线性扫频繁模式,可以启用在任何通道,并在同一时间任何组合。
Anyoneortwochannelsinanycombinationcanperformfour-levelmodulation.Theremainingchannelscanbeinsingle-tonemode.
任何一个或两个通道可在任何组合执行四电平调制。
剩余的通道可以在单音模式。
Anychannelcanperformeight-levelmodulation.Thethreeremainingchannelscanbeinsingle-tonemode.
任何一个通道都可以执行八电平调制。
三个剩余信道可以在单音模式。
Anychannelcanperform16-leveldirectmodulation.Thethreeremainingchannelscanbeinsingle-tonemode.
任何一个通道都可以执行16电平直接调制。
TheRU/RDfunctioncanbeusedonallfourchannelsinsingle-tonemode.SeetheOutputAmplitudeControlModesectionfortheRU/RDfunction.
所有四个通道可以在单音模式下使用RU/RD功能。
见输出幅度控制块。
WhenProfilePinP2andProfilePinP3areusedforRU/RD,anytwochannelscanperformtwo-levelmodulationwithRU/RDoranytwochannelscanperformlinearfrequencyorphasesweepwithRU/RD.Theothertwochannelscanbeins
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- AD 数据 手册 部分内容 中文翻译