最新计算机专业硕士研究生入学试题组成原理北京邮电大学硕士研究生入学考试试题Word文件下载.docx

最新计算机专业硕士研究生入学试题组成原理北京邮电大学硕士研究生入学考试试题Word文件下载.docx

《最新计算机专业硕士研究生入学试题组成原理北京邮电大学硕士研究生入学考试试题Word文件下载.docx》由会员分享，可在线阅读，更多相关《最新计算机专业硕士研究生入学试题组成原理北京邮电大学硕士研究生入学考试试题Word文件下载.docx（11页珍藏版）》请在冰豆网上搜索。

[E（X-Y）]补=[EY]补+ΔE=11.110

[MY]补'

=00.01101

（2）尾数相减

[M（X-Y）]补=[MX]补-[MY]补'

=11.0101-00.01101=10.11101

（3）规格化

[M（X-Y）]补'

=11.011101[E（X-Y）]补'

=11.111

（4）0舍1入处理

=11.0111

（5）判别溢出

[E（X-Y）]补'

=11.101无溢出

所以：

X-Y=-0.1001*2-001

3.某机CPU可提供16条地址线，8条数据线，1条控制线（R/W），R/W=1表示读，R/W=0表示写。

现用存储器总容量为8KB。

拟采用2K*4位的RAM芯片。

（1）画出CPU与RAM之间的连接图。

（2）说明该RAM的地址范围。

该RAM的地址范围为0000H---1FFFH

4.某机主存容量为64K*16位，采用单字长，单地址指令，共有60条。

试采用直接、间接、变址、相对这四种寻址方式设计指令格式，并说明每一种寻址方式的寻址范围及有效地址计算方法。

指令为单字长，即指令长度为16位。

指令共有60条，即指令的操作码字段需要6位（26=64）。

指令有四种寻址方式，即寻址方式的控制码需要2位（22=4）。

指令为单地址指令，即指令的地址码字段有8位（16-6-2=8）。

假设：

I=00为直接寻址方式，其寻址范围为28=256B。

有效地址为A。

I=01为间接寻址方式，间址寄存器默认为C（16位），其寻址范围为216*28=16MB。

有效地址为[C]+A。

I=10为变址寻址方式，变址寄存器默认为D（16位），其寻址范围为216*28=16MB。

有效地址为[D]+A。

I=11为相对寻址方式，其寻址范围为28=256B。

有效地址为[PC]+A。

5.某微程序控制器中，采用水平型直接控制微指令格式，断定方式，已知全机共有微命令20个，可判定的外部条件有4个，控制存储器容量为128*30位。

（1）设计出微指令具体格式。

控制存储器容量为128*30位，即微指令字长为30位，下址字段需7位（27=128）。

全机共有微命令20个，即微指令的控制字段为20位。

可判定的外部条件有4个，即微指令的转移条件码需2位（22=4）。

微指令具体格式如下：

（2）画出该控制器结构框图。

北京邮电大学98年硕士研究生入学试题

X=-7.25

Y=+28.5625

（1）将X、Y分别转换成二进制浮点数（阶码占4位，尾数占10位，各包括一位符号位）

X=-7.25=（-111.01）20011

Y=+28.5625=（11100.1001）20101

（2）用变形补码求X-Y=？

[MX]补=11.000110000[EX]补=00.011

[MY]补Y]补=00.101

ΔE=[EX]补-[EY]补=00.011-00.101=11.010<

0

[E（X-Y）]补=[Ex]补+ΔE=00.101

[Mx]补'

[M（X-Y）]补=[MX]补'

-[MY]补

（X-Y）]补'

=00.110

=00.110无溢出

0110

2．某机字长32位，浮点数表示时，阶码占8位，尾数占24位，各包括一位符号位。

问：

（1）带符号定点小数的最大表示范围是多少？

00

即:

1-2-23≥X≥-（1-2-23）

（2）带符号定点整数的最大表示范围是多少？

11111111111111

（223-1）*2127≥X≥-（223-1）*2127

（3）浮点数表示时，最大的正数是多少？

1111111

（223-1）*2127

（4）浮点数表示时，最大的负数是多少？

答：

-0.00000000000000000000001*2-1111111

-2-23*2-127=-2-150

（5）浮点数表示时，最小的规格化正数是多少？

-1111111

0.1*2-127=2-128

3.已知：

[X]原=X0.X1X2…Xn（-1＜X＜0）

[X]补=X0.X1X2…Xn+2-n

因为X为负值X0=1

X=-0.X1X2…Xn

[X]补=2+X=2+（-0.X1X2…Xn）

=2-0.X1X2…Xn

=1.X1X2…Xn+2-n

=X0.X1X2…Xn+2-n

4.计算机系统中，CPU与I/O设备交换信息的方式有哪几种？

分别说明它们的主要特点。

一般将CPU与I/O设备交换信息的方式分为五种。

（1）程序直接控制方式

特点：

①控制方式简单。

②CPU与外围设备只能串行工作，使CPU的大量时间用于等待空闲状态，而降低系统效率。

（2）程序中断控制方式

①用于低速的I/O设备，可使工作效率大大提高。

②用于高速的I/O设备成批交换数据时，会造成数据丢失。

（3）DMA控制方式

①在高速的I/O设备与主存之间建立直接的数据交换通道来成批交换数据，仅在数据块传送的始末需CPU干预。

②需要有专门的硬件DMA控制器，在外围设备较多是，会引起访问主存的冲突，增加管理和控制的难度。

（4）I/O通道控制方式：

①能独立地执行用通道命令编写的I/O控制程序。

②需要在CPU的I/O指令指挥下启停或改变工作状态。

（5）外围处理机控制方式：

①用一个外围处理机（或者就是一台通用计算机）来管理外部设备。

②能独立于主机工作。

5.某机CPU可寻址的最大空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制信号为RD。

目前系统中使用的存储器容量为8KB。

其中：

4KB为ROM，拟采用2K*8位的ROM芯片，其地址范围为0000H--0FFFH。

4KB为RAM，拟采用4K*2位的RAM芯片，其地址范围为4000H--4FFFH。

（1）需ROM和RAM芯片各多少片？

依题意

ROM为4KB，拟采用2K*8位的ROM芯片，则需ROM芯片为2片，进行位扩展。

RAM为4KB，拟采用4K*2位的RAM芯片，则需RAM芯片为4片，进行字扩展。

（2）画出CPU与存储器之间的连接图。

北京邮电大学99年硕士研究生入学试题

[X]补=1.X1X2…Xn+0.00......01

因为X为负值

[X]补=2+X=2+（-0.X1X2…Xn）

=1.X1X2…Xn+2-n

=1.X1X2…Xn+0.00......01

X=-0.1000101*2-111

Y=+0.0001010*2-100

（1）用补码运算求X+Y=？

并判断是否产生溢出？

[MX]补=11.0111011[EX]补=11.001

[MY]补=00.0001010[EY]补=11.100

①对阶

ΔE=[EX]补-[EY]补=11.001-11.100=11.101<

[E（X+Y）]补=[Ex]补+ΔE=11.100

②尾数相加

[M（X+Y）]补=[MX]补'

+[MY]补

=00.0000001011

③规格化

[M（X+Y）]补'

=00.1011[E（X+Y）]补'

=10.110

④0舍1入处理

⑤判别溢出

=10.110溢出

（2）用补码运算求X-Y=？

①对阶

②尾数相减

=11.01101011[E（X-Y）]补'

=11.010

=11.0110110

=11.010无溢出

X-Y=-0.1001010*2-110

3．某机字长32位，共有机器指令100条，指令单字长，等长操作码。

CPU内部有通用寄存器32个，可作变址寄存器用，存储器按字节编址，指令拟用直接寻址、间接寻址、变址寻址和相对寻址等四种寻址方式。

（1）分别画出采用四种不同寻址方式的单地址指令的指令格式。

（2）采用直接寻址和间接寻址方式时，可直接寻址的存储器空间各是多少？

（3）写出四种寻址方式下，有效地址E的表达式。

机器字长32位，指令单字长。

即：

指令字长为32位。

机器指令100条，等长操作码。

指令的操作码字段长为7位（27=128）。

通用寄存器32个，可作变址寄存器用。

变址寄存器的编码需5位（25=32）。

指令拟用直接寻址、间接寻址、变址寻址和相对寻址等四种寻址方式。

寻址方式的编码需2位（22=4）。

假定寻址方式的编码为：

00直接寻址、01间接寻址、10变址寻址、11相对寻址。

则直接寻址方式的单地址指令的指令格式为：

可直接寻址的存储器空间为223=8MB

有效地址E=指令中的地址码

间接寻址方式的单地址指令的指令格式为：

可直接寻址的存储器空间为28*223=2GB

有效地址E=指令中的地址码+间址寄存器的内容

变址寻址方式的单地址指令的指令格式为：

有效地址E=指令中的地址码+变址寄存器的内容

相对寻址方式的单地址指令的指令格式为：

有效地址E=指令中的地址码+程序计数器PC的内容

4.某机采用微程序控制方式，微指令字长为24位，采用水平型编码控制的微指令格式，断定方式，共有微命令30个构成4个相斥类，各包含5个，8个，14个和3个微命令，外部条件有4个。

（1）控制存储器的容量应为多少？

（2）设计出微指令的具体格式。

①共有微命令30个构成4个相斥类

其中：

包含5个微命令（另加一个不发微命令的编码），需3位编码。

包含8个微命令（另加一个不发微命令的编码），需4位编码。

包含14个微命令（另加一个不发微命令的编码），需4位编码。

包含3个微命令（另加一个不发微命令的编码），需2位编码。

即：

控制字段共需13位。

②断定方式，外部条件有4个，即：

转移条件码需2位，转移判定1位。

③微指令字长为24位，即：

下址字段为24-13-2-1=8位。

可得：

控制存储器的容量应为28=256*24位。

微指令的具体格式如下：

5.某机CPU可输出数据线8条，地址线20条（A19-A0），控制线1条（WE）。

目前使用的存储空间为48KB。

16KB为ROM，拟采用8K*8位的ROM芯片，32KB为RAM，拟采用16K*4位的RAM芯片。

ROM为16KB，拟采用8K*8位的ROM芯片，则需ROM芯片为2片，进行位扩展。

RAM为32KB，拟采用16K*4位的RAM芯片，则需RAM芯片为4片，进行字位同时扩展。

（3）写出ROM和RAM的地址范围。

ROM的地址范围为：

0000H--3FFFH

RAM的地址范围为：

4000H--BFFFH

北京邮电大学2000年硕士研究生入学考试试题

一、（计算机组成原理）（10分）

已知X＝＋12.75，Y＝－25.375，

请用变形补码计算X＋Y＝？

X－Y＝？

并判定是否产生了溢出？

二、（计算机组成原理）（5分）

已知：

[X]补=1.X1X2X3X4X5X6

[X]原=1.X1X2X3X4X5X6+2-6

三、（计算机组成原理）（10分）

某机字长32位，存储器按字节编址，CPU可提供数据总线8条（D7-D0），地址总线18条（A17-A0），控制线1条（WE），目前使用的存储空间为16KB，全部用4Kx4（位）的RAM芯片构成，要求其地址范围为08000H－0BFFFH（可有地址重叠区）。

请回答下列问题：

（1）该CPU可访问的最大存储空间是多少？

（2）目前使用的存储空间需要多少个上述RAM芯片？

（3）画出CPU与RAM芯片之间的连接图（要求用138译码器实现地址译码）

（4）如果该系统中存储器按字编址，那么该CPU可访问的最大存储空间是多少？

四、（计算机组成原理）（5分）

某计算机系统采用的中断系统中，禁止中断嵌套，请用框图形式说明一次中断处理的全过程，并作简要说明。

五、（计算机组成原理）（12分）

某机字长对位，指令单字长，指令系统中具有二地址指令、一地址指令和零地址指令各若干条，已知每个地址长12位，采用扩展操作码方式，问该指令系统中的二地址指令，一地址指令、零地址指令各最多能有多少条？

六、（计算机组成原理）（8分）

某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一位符号位，要求用补码考虑数的大小）。

（l）带符号定点小数的表示范围是多少？

（2）浮点表示时，负数的表示范围是多少？

北京邮电大学2001年硕士研究生入学考试试题

一、（计算机组成原理）（5分）

[X]补=X0.X1X2...Xn

[-X]补=X0.X1X2...Xn+2-n

二、（计算机组成原理）（10分）

-011

Y＝＋0.00000101*2＋011

求：

X＋Y＝？

X-Y＝？

三、（计算机组成原理）（15分）

某机字长32位，采用微程序控制方式，微指令字长40位，采用水平型直接控制与编码控制相结合的微指令格式、断定方式，共有微命令40个，其中有10个微命令采用直接控制方式，30个微命令采用编码控制方式，共构成4个相斥类，各包含4个、16个、8个和2个微命令，可判定的外部条件有4个（CF、ZF、SF、和OF）。

（1）设计出微指令的具体格式；

（2）控制存储器容量可达到多少位？

（3）画出微程序控制器的结构框图。

四、（计算机组成原理）（15分）

某计算机系统中，CPU可输出20条地址线（A19…A0），8条数据线（D7…D0）和1条控制线（WE），主存储器按字节编址，由8KBROM和32KBRAM构成，拟采用8KX4（位）的ROM芯片2片，32KX2（位）的RAM芯片4片。

要求ROM的地址范围为18000H－19FFFH，RAM的地址范围为98000H－9FFFFH，画出CPU与主存储器的连接图。

五、（计算机组成原理）（12分）

某机字长64位，加法器中每4位构成一个小组，每4个小组构成一个大组，全加器的进位延迟时间为20ns，求和延迟时间为30ns，小组内并行进位的廷迟时间、大组内和大组间的共行进位的延迟时间均为20ns。

（1）该加法器采用串行进位方式时，完成一次加法需要多少时间？

（2）该加法器采用单级分组时，小组内采用并行进位，小组间采用串行进位，完成一次加法需要多少时间？

（3）该加法器采用两级分组时，小组内采用并行进位，大组内也采用并行进位，大组间采用串行进位，完成一次加法需要多少时间？

（4）该加法器采用两级分组时，小组内、大组内、大组间均采用并行进位时，完成一次加需要多少时间？