数字电路--触发器原理PPT文档格式.ppt

数字电路--触发器原理PPT文档格式.ppt

《数字电路--触发器原理PPT文档格式.ppt》由会员分享，可在线阅读，更多相关《数字电路--触发器原理PPT文档格式.ppt（50页珍藏版）》请在冰豆网上搜索。

二、用与非门组成的二、用与非门组成的SR锁存器锁存器

（一）电路结构及逻辑符号

（一）电路结构及逻辑符号信号输入端，低电平有效。

信号输入端，低电平有效。

Q、是两个互补的信号输出端，表示触发器的状态是两个互补的信号输出端，表示触发器的状态小圆圈表示用低电小圆圈表示用低电平作输入信号或叫平作输入信号或叫低电平有效低电平有效（二二）工作原理工作原理1、电路有两个稳定状态电路有两个稳定状态Q端状态表示触发器状态2、电路接收输入信号过程电路接收输入信号过程（低电平信号低电平信号）

（1）接收置）接收置0信号过程信号过程

（2）接收置）接收置1信号过程信号过程信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态状态Q=1、Q=0的状态称的状态称1状态状态3、不允许在不允许在R端和端和S端同时加输入信号端同时加输入信号

（1）信号同时存在时，）信号同时存在时，QQ1，这是一种未定义的状态。

这是一种未定义的状态。

（2）信号同时撤消时状态不定）信号同时撤消时状态不定.（出现竞态现象出现竞态现象,可能是可能是0状态状态,也可能是也可能是1状态状态）6798next电路无输入信号，即电路无输入信号，即时，有两个稳定状态：

时，有两个稳定状态：

SRQ1001100R=0、S=1时：

由于时：

由于R=0，不论原来不论原来Q为为0还是还是1，都有，都有Q=1；

再由再由S=1、Q=1可得可得Q0。

即不论锁存器原来处于什么状态都即不论锁存器原来处于什么状态都将变成将变成0状态，这种情况称将锁存器置状态，这种情况称将锁存器置0或复位。

或复位。

R端称为置端称为置0端或复位端。

端或复位端。

ok0110SRQ100R=1、S=0时：

由于S=0，不论原来不论原来Q为为0还是还是1，都有，都有Q=1；

再由再由R=1、Q=1可得可得Q0。

即不论锁存器原来处于什么状态都即不论锁存器原来处于什么状态都将变成将变成1状态，这种情况称将锁存器置状态，这种情况称将锁存器置1或置位。

或置位。

S端称为置端称为置1端或置位端。

端或置位端。

011ok1110R=1、S=1时：

根据与非门的逻辑功能不难推知，锁存器保时：

根据与非门的逻辑功能不难推知，锁存器保持原有状态不变，即原来的状态被锁存器存储起来，这体现了持原有状态不变，即原来的状态被锁存器存储起来，这体现了锁存器具有记忆能力。

锁存器具有记忆能力。

RSQ11不变10ok0110RSQ10001111不变00不用？

R=0、S=0时：

时：

Q=Q=1，不符合锁存器的逻辑关系。

并且由不符合锁存器的逻辑关系。

并且由于与非门延迟时间不可能完全相等，在两输入端的于与非门延迟时间不可能完全相等，在两输入端的0同时撤除同时撤除后，将不能确定锁存器是处于后，将不能确定锁存器是处于1状态还是状态还是0状态状态。

所以锁存器不。

所以锁存器不允许出现这种情况，这就是允许出现这种情况，这就是SR锁存器的锁存器的约束条件约束条件。

ok（三）逻辑功能表示方法（三）逻辑功能表示方法特性表特性表：

反映触发器次态反映触发器次态Q*与现态与现态Q和输入和输入R、S之间对应关系的表格。

之间对应关系的表格。

特性方程特性方程：

（用与非门组成）SR锁存器的特性表：

锁存器的特性表：

特性方程：

SR锁存器：

电平直接控制着触发器输出端的状态锁存器：

电平直接控制着触发器输出端的状态（电路抗干扰能力低电路抗干扰能力低）；

具有置具有置0、置、置1和保持功能。

和保持功能。

简化特性表简化特性表：

RSQ*注注00Q保持保持011置置1100置置011不允许不允许不允许不允许SR锁存器叫做直接置位、复位锁存器锁存器叫做直接置位、复位锁存器。

画时序图画时序图（波形图波形图）：

在在SR锁存器电路中，已知输入电压波形，试画出输出端对应的电压波形。

锁存器电路中，已知输入电压波形，试画出输出端对应的电压波形。

第五章第五章触发器触发器5.25.2SRSR锁存器锁存器5.35.3电平触发的触发器电平触发的触发器5.45.4脉冲触发的触发器脉冲触发的触发器5.15.1概述概述5.55.5边沿触发的触发器边沿触发的触发器5.65.6触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.3电平触发的触发器电平触发的触发器一、一、电平触发电平触发SR触发器（触发器（同步同步SR触发器触发器）（一一）与非门构成的同步与非门构成的同步SR触发器触发器1、电路组成及逻辑符号、电路组成及逻辑符号RR、SS是输入信号；

是输入信号；

CPCP是输入控制信号是输入控制信号（时钟脉冲时钟脉冲）与非门与非门GG11、GG22构成锁存器，与非门构成锁存器，与非门GG33、GG44是控制门是控制门CP=0时时，控制门，控制门G3、G4被封锁，锁存器保持原来状态不变；

被封锁，锁存器保持原来状态不变；

CP=1时时，控制门被打开，输入信号被接收，且工作情况同由与非门组成的，控制门被打开，输入信号被接收，且工作情况同由与非门组成的锁存器。

锁存器。

CP=1期间有效期间有效2、工作原理、工作原理：

特性表、特性方程：

Q保持保持01保持保持11置置100置置0不用不用不允许不允许3.主要特点：

主要特点：

（1）

（1）时钟电平控制时钟电平控制CP=0CP=0时触发器保持状态不变；

时触发器保持状态不变；

CP=1CP=1时的全部时间里时的全部时间里SS和和RR的变化都将引起触发器输出端状态的变化，的变化都将引起触发器输出端状态的变化，即同步即同步SRSR触发器存在触发器存在空翻现象空翻现象，不能作计数器。

，不能作计数器。

空翻空翻：

CP=1CP=1期间输入多次变化会引起触发器输出状态发生多次变化的现象。

期间输入多次变化会引起触发器输出状态发生多次变化的现象。

（2）R

（2）R、SS之间有约束之间有约束CP=1CP=1期间，期间，R=S=1R=S=1，则则Q=1（Q=1（高电平高电平）；

QCP=1CP=1期间，期间，RR、SS同时撤消，出现竞态现象，触发器状态不定；

同时撤消，出现竞态现象，触发器状态不定；

RRSS11时，时，CPCP突然撤消突然撤消（由由11到到0）0），出现竞态现象，触发器状态不定。

，出现竞态现象，触发器状态不定。

（二二）带异步置位、复位端的同步带异步置位、复位端的同步RS触发器触发器电路结构及逻辑符号电路结构及逻辑符号：

端：

异步置位（置端：

异步置位（置11）端）端端：

异步复位（置端：

异步复位（置00）端）端触发器在时钟信号控制下触发器在时钟信号控制下正常工作正常工作时应使时应使异步端异步端处于处于高电平高电平。

异步输入端作用：

预置触发器的初始状态预置触发器的初始状态；

在工作过程中在工作过程中强行置位和复位触发器强行置位和复位触发器。

当当0时，时，当当0时，时，触发器被复位到触发器被复位到0状态状态触发器被置位到触发器被置位到1状态状态画波形图：

画波形图：

例例:

已知电平触发已知电平触发SRSR触发器的触发器的CPCP、RR、SS的波形如图，触发器初始状态为的波形如图，触发器初始状态为00，画出，画出QQ、的波形。

的波形。

Q二、电平触发二、电平触发D触发器（触发器（D型锁存器）型锁存器）（一一）电路组成：

电路组成：

（二二）工作原理：

工作原理：

将将S=D、R=D代入同步代入同步SR触发器的特性方程，得触发器的特性方程，得D锁存器的锁存器的特性方程特性方程：

CP=1期间有效期间有效（三三）主要特点：

1、时钟电平控制，无约束问题、时钟电平控制，无约束问题CP0期间，触发器保持原来状态；

期间，触发器保持原来状态；

CP1期期间间，D1则则Q*1；

D0，则则Q*0；

触发器可以置触发器可以置1、置、置0。

2、CP1时跟随，下降沿到来时才锁存，时跟随，下降沿到来时才锁存，锁存的内容是锁存的内容是CP下降沿瞬间下降沿瞬间D的值的值。

第五章第五章触发器触发器5.25.2SRSR锁存器锁存器5.35.3电平触发的触发器电平触发的触发器5.45.4脉冲触发的触发器脉冲触发的触发器5.15.1概述概述5.55.5边沿触发的触发器边沿触发的触发器5.65.6触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法工作原理工作原理1、接收输入信号过程、接收输入信号过程1100一、主从一、主从SR触发器触发器5.4脉冲触发的触发器脉冲触发的触发器从触发器从触发器控制门控制门G3、G4封锁，封锁，其状态其状态保持不变保持不变。

CP=1期间期间：

主触发器主触发器控制门控制门G7、G8打开，打开，接收输入信号接收输入信号R、S，有：

有：

00112、输出信号过程、输出信号过程CP下降沿到来时有效特性特性方程方程在在CP=0期间期间，由于主触发器由于主触发器保持状态不变，因此受其控制的保持状态不变，因此受其控制的从触发器的状态也即从触发器的状态也即Q、Q的值当的值当然不可能改变。

然不可能改变。

CP下降沿到来时下降沿到来时（10），主触发器主触发器控制门控制门G7、G8封锁，封锁，在在CP=1期间接收的内容被存储期间接收的内容被存储起来。

同时，起来。

同时，从触发器从触发器控制门控制门G3、G4被打开，主触发器将其被打开，主触发器将其接收的内容送入从触发器，接收的内容送入从触发器，输输出端随之改变状态。

出端随之改变状态。

逻辑符号逻辑符号CP是时钟脉冲端；

是时钟脉冲端；

S、R信号输入输信号输入输；

Q输出端输出端Q、。

方框内的符号方框内的符号“”表示延迟，即直到表示延迟，即直到CP脉冲下脉冲下降沿到来时降沿到来时Q端和端和输出端才会改变状态；

输出端才会改变状态；

Q2、R、S之间有约束之间有约束R、S同时由同时由11跳变到跳变到00，出现竞态现象，触发器状态不定，出现竞态现象，触发器状态不定；

RS1时时,CP下降沿到来下降沿到来,出现竞态现象出现竞态现象,触发器状态不定触发器状态不定。

主要特点主要特点1、主从、主从RS触发器采用主从控制结构触发器采用主从控制结构，从根本上解决了输入信号从根本上解决了输入信号直接控制的问题直接控制的问题，具有具有CP1期间接收输入信号，期间接收输入信号，CP下降沿下降沿到来时触发器翻转的特点到来时触发器翻转的特点。

注意：

1、在、在CP的一个变化周期中，主从的一个变化周期中，主从RS触发器输出端的状态触发器输出端的状态只可只可能改变一次能改变一次,并且是在并且是在CP下降沿到来时改变下降沿到来时改变；

2、CP1期间期间，若，若R、S保持不变，则从触发器状态按特性表；

保持不变，则从触发器状态按特性表；

若若R、S多次变化多次变化，则从触发器状态须考虑，则从触发器状态须考虑CP1期间期间主触发主触发器器的变化。

的变化。

3、CP0期间期间，无论，无论R、S状态如何，主触发器状态不再改变，状态如何，主触发器状态不再改变，则从触发器则从触发器状态不可能改变。

状态不可能改变。

CP=1期间，期间，R=S=11，则则QQQM=M=1=1；

CPSR例例：

主从触发器图主从触发器图4.2.8电路中，已知电路中，已知CP、R、S的电压波形如图的电压波形如图所示所示,试画出试画出Q、Q电压波形电压波形.设触发器初始状态为设触发器初始状态为Q0。

QQ代入主从RS触发器的特性方程，即可得到主从主从JK触发器的特性方程：

触发器的特性方程：

将将主从主从JK触发器没有约束。

触发器没有约束。

二、主从二、主从JKJK触发器触发器特特性性表表逻逻辑辑符符号号01保持保持00置置011置置110翻转翻转主要特点主要特点主从主从JK触发器采用主从控制结构触发器采用主从控制结构，从根本上解决了输入信号直从根本上解决了输入信号直接控制的问题，具有接控制的问题，具有CP1期间接收输入信号，期间接收输入信号，CP下降沿到来下降沿到来时触发翻转的特点。

时触发翻转的特点。

输入信号输入信号J、K之间没有约束。

之间没有约束。

存在一次变化问题。

CP=1期间期间,JK保持不变保持不变,从触发器状态按特性表；

从触发器状态按特性表；

CP=1期间期间,JK多次变化多次变化,主触发器状态只变化一次主触发器状态只变化一次（只翻转一次只翻转一次）CPJKQQ例例：

主从主从JK触发器起始状态为触发器起始状态为0，已知，已知CP、J、K的波形如图的波形如图所示，试画出所示，试画出Q、波形。

波形。

Q第五章第五章触发器触发器5.25.2SRSR锁存器锁存器5.35.3电平触发的触发器电平触发的触发器5.45.4脉冲触发的触发器脉冲触发的触发器5.15.1概述概述5.55.5边沿触发的触发器边沿触发的触发器5.65.6触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.5边沿触发的触发器边沿触发的触发器边沿触发器边沿触发器-数字集成电路中边沿触发器电路主要有：

数字集成电路中边沿触发器电路主要有：

利用利用CMOS传输门的边沿触发器传输门的边沿触发器维持阻塞触发器维持阻塞触发器利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间的边沿触发器触发器的次态仅仅取决于触发器的次态仅仅取决于CP信号边沿到达时刻输入信号边沿到达时刻输入信号的状态。

信号的状态。

提高了触发器的可靠性，增强了抗干扰能力。

一、利用一、利用CMOSCMOS传输门的边沿触发器传输门的边沿触发器（一一）电路结构及逻辑符号电路结构及逻辑符号具有主从结构形式，包含主触发器和从触发器两大部分及其控制门。

属边沿控制的电路。

一、利用一、利用CMOSCMOS传输门的边沿触发器传输门的边沿触发器（一一）电路结构及图形符号电路结构及图形符号边沿触发的动作特点边沿触发的动作特点在在图图形形符符号号中中以以CP输输入入端端处处的的“”表示表示.边沿边沿D触发器的特性方程为：

触发器的特性方程为：

上升沿时刻有效上升沿时刻有效保持保持特特性性表表00置置01置置11带异步置位、复位端的带异步置位、复位端的CMOSCMOS边沿触发器边沿触发器当当1时，时，当当1时，时，触发器被复位到触发器被复位到0状态状态触发器被置位到触发器被置位到1状态状态SSDD端：

异步置位（置11）端）端RRDD端：

异步复位（置00）端）端（二二）主要特点：

1、CP边沿触发边沿触发，输出端状态的转换发生在，输出端状态的转换发生在CP的上升沿，而且触发器所保存的上升沿，而且触发器所保存下来的状态仅仅取决于下来的状态仅仅取决于CP上升沿到达时的输入状态。

上升沿到达时的输入状态。

2、抗干扰能力强。

、抗干扰能力强。

3、只具有置、只具有置1、置、置0功能。

功能。

（三三）例题分析例题分析例例：

在：

在CP上升沿触发的边沿触发器中，上升沿触发的边沿触发器中，CP、D、SD、RD的波形的波形已知，试画出已知，试画出Q端波形。

假定触发器初始状态端波形。

假定触发器初始状态Q0。

解解：

由边沿触发器动作特点知，触发器的次态仅仅取决于CP上升沿到达时D端状态。

CPDSDRDQ二、维持阻塞触发器二、维持阻塞触发器三、利用传输延迟时间的边沿三、利用传输延迟时间的边沿JKJK触发器触发器CP端端：

有小圆圈表示下降沿触发有小圆圈表示下降沿触发无小圆圈表示上升沿触发无小圆圈表示上升沿触发CP下降沿时刻有效下降沿时刻有效特特性性表表01保持保持00置置011置置110翻转翻转思考题：

思考题：

例：

已知例：

已知JK触发器输入端触发器输入端CP、J、K波形如图，试波形如图，试完成下面完成下面时序图时序图。

第五章第五章触发器触发器5.25.2SRSR锁存器锁存器5.35.3电平触发的触发器电平触发的触发器5.45.4脉冲触发的触发器脉冲触发的触发器5.15.1概述概述5.55.5边沿触发的触发器边沿触发的触发器5.65.6触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.6触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法一、时钟触发器功能分类一、时钟触发器功能分类按照在时钟脉冲操作下电路按照在时钟脉冲操作下电路逻辑功能不同逻辑功能不同，分为，分为RS型触发器型触发器JK型触发器型触发器D型触发器型触发器T型触发器型触发器T型触发器型触发器触发器的逻辑功能表示方法：

触发器的逻辑功能表示方法：

特性表、特性方程、时序图、状态转换图特性表、特性方程、时序图、状态转换图状态转换图状态转换图：

具具有有形形象象直直观观的的特特点点，它它把把触触发发器器的的状状态态转转换换关关系系及及转转换换条条件件用用几几何何图图形形表表示示出出来来。

用用填填有有0和和1的的两两个个圆圆圈圈代代表表触触发发器器的的两两个个状状态态，箭箭头头表表示示状状态态转转换换方方向向。

箭箭头头线线旁边斜线左上方标注输入信号值旁边斜线左上方标注输入信号值（转换条件转换条件）RS触发器特性表：

触发器特性表：

RS触发器的状态转换图触发器的状态转换图：

（一一）T型型触发器触发器T触发器：

在触发器：

在CP的作用下，根据输入信号的作用下，根据输入信号T情况的不同，凡是具有情况的不同，凡是具有保持保持和和翻转翻转功能的电路，称为功能的电路，称为T型时钟触发器。

简称为型时钟触发器。

简称为T触发器。

触发器。

特性表特性表：

逻辑符号逻辑符号：

（二二）T型型触发器触发器T触发器：

凡是每来一个时钟脉冲就翻转一次的电路，称为触发器：

凡是每来一个时钟脉冲就翻转一次的电路，称为T型时钟型时钟触发器。

简称为触发器。

逻辑符号：

（在T触发器基础上若T1，则电路成了T触发器）小小结0二、不同类型时钟触发器的转换二、不同类型时钟触发器的转换JK触发器触发器RS触发器触发器JK触发器触发器T触发器触发器作业作业：

5-75-145-19