计算机组成原理电子科大技大学实验报告完整版文档格式.docx

计算机组成原理电子科大技大学实验报告完整版文档格式.docx

《计算机组成原理电子科大技大学实验报告完整版文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理电子科大技大学实验报告完整版文档格式.docx（12页珍藏版）》请在冰豆网上搜索。

日　　期：

　　　2013　年　12　月　8　日

电子科技大学

实验报告

一、实验一：

ALU设计实验

二、实验室名称：

主楼A2-411实验学时：

4

三、实验目之：

1．熟悉ALU之工作原理。

2．掌握多个ALU之扩展方法。

3．掌握用硬件描述语言设计ALU之方法。

4．掌握数据之暂存和分时传送之方法。

四、实验内容

设计一个8bitALU,实现两个8bit二进制数之算术运算和逻辑运算,

★算术运算（加、减）;

★逻辑运算（与、或、置1、清0）;

实验要求：

1.设计一个4bitALU模块;

2.如何用4bitALU实现8bitALU之功能?

3.数据之输入/输出

输入:

只有8个开关,如何分时输入数据?

输出:

8个指示灯（数据）,1个指示灯（进位/借位）

4.控制端输入

模式控制:

（算术/逻辑）

运算方式控制:

（+、-/and、or、set、clr）

分时控制位:

（输入数据之使能端）

数据输入控制脉冲:

5、实验原理：

verilog硬件描述语言之硬件描述设计仿真功能。

FPGA现场可编程逻辑门阵列之开发原理。

设计图如下：

六、实验器材：

PC机、Xilinxise7.1集成开发坏境、pq208

七、实验步骤：

实验代码：

I/O端口连接，与指示灯连接方式如图：

I/OName

I/ODirection

Loc

din<

0>

Input

P14

1>

P26

2>

P32

3>

P48

en

P51

m

P57

clk

P144

op

P58

out<

Output

P15

P12

P11

P9

cb

P8

八、实验数据及结果分析：

3|4结果，111，进位0，{op,m}运算控制符为100

3-4结果，1111（-1），借位1，{op,m}运算控制符为011

3+4结果，111，进位0，{op,m}运算控制符为001

置1结果，除进位外置1，{op,m}运算控制符为110

清零结果，{op,m}运算控制符为000

如图显示3&

4结果，输出全0，{op,m}运算控制符为010

九、总结、改进建议及心得体会：

本次实验完成了一个ALU模块之设计，并在FPGA模块上进行了仿真设计实现验证。

完成了在不同使能控制信号下之第一个与第二个操作数之读取，并且在模式控制信号和op操作信号作用下完成对六种运算方式之模拟（模式控制信号控制+、-/andorsetreser）。

本次实验将我们在课本上之知识从了解层面向理解层面迈进了一大步，增进了对所学知识之认识，实验收获很大。

在此谢谢指导老师之辛勤工作！

一、实验二：

存贮器设计实验

1．掌握存贮器之读写控制方法，（读信号、写信号、片选信号）。

2．掌握存储器之字扩展和位扩展方法。

3．掌握用硬件描述语言设计存贮器之方法。

4．了解存储器种类、工作原理和特点。

四、实验原理：

存储器位扩展与字扩展之原理。

五、实验内容：

用字扩展和位扩展之方式，设计一个32X8之静态存储器，能够对其随机之读写。

其中：

32表示地址之寻址空间大小，8表示数据单元之位数。

要求：

1．设计一个16X4之可随机读写之存储器模块。

2．利用16X4存储器模块，如何通过级连实现32X8之存储器之功能。

3．数据、地址之输入/输出

数据/地址之输入：

开关控制。

数据之输出：

指示灯显示。

4．控制信号

片选：

低有效。

读：

写：

上升沿有效。

6、实验器材：

PC机、Xilinxise7.1集成开发坏境

16*4存储器设计模块

32*8存储器设计模块

8、实验数据及结果分析：

实现了在写信号上升沿及片选信号低电平时之写入存储器功能

实现了在读信号和片选信号都是低电平时读出存储器数据之功能

9、总结、改进建议及心得体会：

本实验完成了对存储器进行读写，并在给定目标和条件下进行位扩展和字扩展之实践设计以完成目标任务。

在布线之时候发现由于输入端口不够使用，我们就可以使用左上角之转盘输入增大输入端口数。

我们首先向存储器当中写入一个数值，然后再操作读取改地址信号，测试程序设计正确性。