基于 FPGA的直接频Word下载.docx
- 文档编号:16110629
- 上传时间:2022-11-20
- 格式:DOCX
- 页数:38
- 大小:66.03KB
基于 FPGA的直接频Word下载.docx
《基于 FPGA的直接频Word下载.docx》由会员分享,可在线阅读,更多相关《基于 FPGA的直接频Word下载.docx(38页珍藏版)》请在冰豆网上搜索。
3.2.3幅度值设置6
3.2.4占空比设置6
四、系统电路与程序设计6
4.1系统总体原理及框图6
4.2数字部分关键部分电路6
4.2.1拨码开关和按键电路原理图及功能6
4.2.2可编程部分电路实现7
4.3模拟部分电路8
五、测试方案及结果分析10
5.1测试仪器10
5.2测试方案10
5.3测试结果及分析10
六、元件清单11
七、具体实现程序12
八、总结与体会29
九.参考书目29
摘要
直接数字频率合成器(DDS)由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用。
该信号发生器是基于xilix大学计划EXCD‐1SOC开发板现进行设计,具有输出幅度可调,分辨率高,多波形,双路输出,频率相位可调的特点。
一、系统方案选择和论证
1.1任务
设计、制作一个双相信号发生器,在特定的频率范围内输出正弦波,号的幅度和相位差可以程控设置,也可以输出矩形波和方波。
作品电路中不得使用任何DAC芯片、DDS芯片或微处理器的DAC功能。
数字逻辑系统推荐使用EXCD-1SOC开发板,信号发生器的工作电源可外置。
1.2要求
1.设计的信号发生器产生用FPGA、EPLD、D/A转换器及运放等器件实现,电源自行设计;
2产生三角波、正弦波、方波、锯齿波等三种以上波形;
输出波形频率低于500kHz,频率设置可调开关或旋钮。
输出波形电压峰峰值大于2V;
输出信号稳定度优于10-3;
元器件自选。
二、设计方案论证
课设要求设计信号发生器,要求的精度高,双路多波形,相位频率可调,且输出不可用现成DA芯片,功能较为复杂。
经分析,其核心主要是频率产生以及如何实现数模转换部分。
下面对于可选方案进行论证。
方案一:
采用模拟分离元件进行搭建。
采用分立器件产生正弦波、方波、三角波的方案有多种,如可先产生正弦波,然后通过整形电路将正弦波变换成方波,再由积分电路将方波变成三角波;
主要的部件有运放运算放大器、电压比较器、积分运算电路、差分放大电路、选择开关、电位器和一些电容、电阻组成。
可以达到要求,但对于本题实现起来难度较大、可靠性差、系统庞大、灵活性小、线路复杂、调试安装都不方便,且扩展功能困难,不宜在短时间内完成。
方案二:
采用锁相式频率合成方案
采用锁相式频率合成器,利用锁相环,将压控振荡器(VCO)的输出频率锁定在所需频率上,该方案性能良好,但其只能产生方波或正弦波,要想实现三角波需要外扩积分电路,使电路复杂,不易调节且存在高分辨率和快转换速度之间的矛盾,一般只能用于大步进频率合成技术中。
方案三:
采用单片机编程的方法来实现。
该方法可以通过编程的方法来控制信号波形的频率和幅度,而且在硬件电路不变的情况下,通过改变程序来实现频率的变换。
此外,由于通过编程方法产生的是数字信号,所以信号的精度可以做的很高,但是单片机处理速度使DDS的频率范围非常有限,加上单片机本身端口较少,对于一个外部频率相位选择键盘输入、ROM地址查表输出端口等来说,资源变得非常紧张。
方案四:
采用直接数字频率合成器(DDS)技术
直接数字频率合成器(DDS)技术,具有频率切换速度快,很容易提高频率分辨率,对硬件要求低、可编程全数字化便于单片集成、有利于降低成本、提高可靠性并便于生产等优点。
采用用高性能的FPGA器件设计符合自己需要的DDS电路是一个很好的解决方法,它的可重配置性结构能方便的实现各种复杂的调制功能,具有很好的实用性和灵活性。
利用其丰富的I/O资源,并行处理数据。
具有高密度、高速度、多功能、低功耗、设计灵活方便、可无限次反复编程等特点,由FPGA/CPLD完成信号的产生、频率控制、移相等。
其优点在于系统结构紧凑,可以实现复杂的测量与控制。
综上所述,采用方案四最为合适。
利用FPGA进行合成信号,借助其丰富的I/O资源利用分立元件外扩两路DA等即可实现功能。
三、理论分析与计算
3.1FPGA产生波形原理
3.1.1DDS产生正弦和三角波的工作原理
DDS是一种从相位概念出发直接合成所需波形的数字频率合成技术,主要通过查波形表实现。
由奈奎斯特抽样定理理论可知,当抽样频率大于被抽样信号的最高频率2倍时,通过抽样得到的数字信号可通过一个低通滤波器还原成原来的信号。
DDS系统的核心是相位累加器,它由一个累加器和一个N位相位寄存器组成。
每来一个时钟脉冲fr,相位寄存器以步长M增加。
相位寄存器的输出与相位控制字相加(调相),其结果作为正弦查找表地址。
当相位累加器累加满量程,就会产生一次溢出,完成一个周期性的动作,这个周期就合成信号的一个周期,累加器的溢出频率也就是DDS的合成信号频率。
如图1中,正弦或三角波查找表由ROM构成,内部存有一个完整周期正弦波的数字幅度信息,每个查找表的地址对应正弦波幅度信号,同时输出到数模转换器(DAC)输入端,DAC输出的模拟信号经过低通滤波器(LPF),可以得到一个频谱纯净的正弦波或三角波。
图1DDS信号发生器组成原理图
DDS的输出频率
、参考时钟频率
、相位累加器长度N以及频率控制字K之间的关系为:
=K×
/2N
DDS的频率分频率为:
Δ
=
/
2^n
由于DDS的最大输出频率受奈斯特抽样定理限制,所以fmax=
/2。
一般来讲,要想达到好的效果,输出频率最大选在参考时钟的30%~40%。
3.1.2方波和矩形波产生原理
由上面的原理可知,频率的产生是由相位累加器产生,相位累加器的溢出率也是这个合成信号的频率,相位累加器输出再加上相位控制字作为其幅度查找表的地址,相位控制字起一个相位调节作用,所以对其相位和频率的设置其原理和三角波,正弦波是相同的。
对于方波和矩形波其幅度仅为高和低,所以我们可以用一个比较器在一个周期内对方波和矩形波进行占空比设置,经比较器输出的是一位高低电平,我们可以用一个转换电路,将比较器的输出转换为幅度值由DAC输出,这样我们只要调节比较器的一个比较值,就会很容易的实现对方波和矩形波占空比的设置。
原理图见图4可编程部分电路。
3.2参数计算
3.2.1频率参数设置
1)要求:
正弦信号频率从500kHz以下变化(本次设计一个8k到12k输出频率),步进值不大于100Hz,频率准确度不低于0.1%;
2)参数设置:
●步进频率:
(12k-8k)/63=63.5Hz<
100Hz;
●相位累加器基准时钟:
=50M;
●相位累加器长度:
N=32;
●DDS最小分辨率:
/2^32=0.0116Hz;
●频率字长:
K=20;
●理论误差:
<
0.0116HZ;
3.2.2相位参数设置
1)要求:
两路正弦信号的相位差可以在0—359.9度内可调,设置分辨力不大于0.1度;
相位累加器字长:
P=12;
相位分辨率:
360/4096
=0.088度;
3.2.3幅度值设置
(1)要求:
两路信号输出最大幅度不低于3.5V,幅度可调,设置分辨率不低于12bit;
(2)参数设置:
分辨率:
12bit;
信号幅度:
1.65V~5V;
3.2.4占空比设置
(1)要求:
矩形波占空比在0.1%—99.9%范围内可调,设置分辨率不低于0.1%;
(2)参数分析:
占空比分辨率:
1/4095=0.0244%<
0.1%;
四、系统电路与程序设计
4.1系统总体原理及框图
本系统分为数字部分和模拟部分。
数字部分利用FPGA作为波形产生部分,由开发板EXCD‐1SOC上的拨码开关,弹簧小按钮,复位按键完成对FPGA复位,调频,调相,波形选择,占空比选择,ASK,FSK控制等;
模拟部分利用开发板上的I/O口与外围自行搭建的两路12比特DAC相连,完成数模转换,DAC输出经两路放大器LM358进行放大和幅度控制,其输出在经过模拟MAX4624开关完成ASK,FSK调制。
其总的原理如图2所示:
图2电路总体原理图
4.2数字部分关键部分电路
4.2.1拨码开关和按键电路原理图及功能
EXCD-1开发板含有8个LED(D0~D7),8个拨码开关(SW0~SW7)和4个按键(S1~S4),可用作常用的输入输出设备。
拨码开关和按键用作FPGA的外部输入。
拨码开关位于下方时为低电平(LOW),位于上方时为高电平(HIGH)。
按键未按下时,对应IO输入为高电平,将按键按下,将产生低电平信号。
图3为拨码开关SW0原理图,SW1~SW7原理图与其相同
图3拨码开关电路图
开关功能说明
开关编号
功能描述
sw0
当sw0=0,选择第一通道,当sw0=1选择第二通道。
作为相位,频率波,形设置通道控制端
sw1
当sw2=1,sw1=1进行频率设置;
sw2=1,sw1=0,进行相位设置。
sw2
当其为高时,进行相位,频率设置,为低时设置波形。
sw3
当sw3,s4为00:
为正弦;
01:
为方波;
10:
为矩形波;
11:
为三角波
sw4
sw5
正常输出;
第一路8K,第二路12K;
第一路12K,第二路8K;
两路都为10k
sw6
按键功能说明
button1
加1
button2
减1
button3
相位控制:
加50;
频率控制:
加10;
占空比调节:
加100;
button4
减50;
减10;
减100;
4.2.2可编程部分电路实现
这一部分实现本系统的主要功能,包括波形存储器,消抖模块,相位累加器,波形选择器,频率字,相位字控制模块,双端口波形存储器,占控比制调节器等,其原理框图如图4所示:
图4可编程部分电路
对关键部分进行说明:
为了提高系统的分辨率和降低FPGA资源的利用率,采用基于1/4波形的存储器设计技术。
利用正弦波对称性特点,只要存储[O~π/2]幅值,通过地址和幅值数据变换,即可得到整个周期内的正弦波。
用相位累加器输出高2位,作为波形区间标志位。
当最高位与次高位都为“0”时,表示输出正弦波正处在[0~π/2]区间内,这时,地址与输出数据都不需要变换;
当最高位为“0”,次高位为“1”时,输出正弦波正处在[π/2~π]区间内,这时,地址变换器对地址进行求补操作,而输出数据不变;
当最高位为“1”,次高位为“0”时,输出正弦波正处在[π~3π/2]区间内,这时,地址不变,而输出变换器对输出数据进行求补操作;
当最高位与次高位都为“1”时,输出正弦波正处在[3π/2~2π]区间内,这时,地址和输出数据都进行求补操作。
最高位与次高位都为“1”时,输出正弦波正处在[3π/2~2π]区间内,这时,地址和输出数据都进行求补操作。
并且在xilinxFPGA里可以定制双端口的ROM,这样两路可共用一个双端口ROM,这样可以极大地减少资源。
4.3模拟部分电路
模拟部分的电路主要完成DAC的转换,电压幅度的放大,ASK,FSK调制等其功能原理图如图5所示:
图5
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA的直接频 FPGA 直接
![提示](https://static.bdocx.com/images/bang_tan.gif)