计算机组成原理知识点总结Word格式.docx

计算机组成原理知识点总结Word格式.docx

《计算机组成原理知识点总结Word格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理知识点总结Word格式.docx（14页珍藏版）》请在冰豆网上搜索。

易失性：

半导体存储器

非易失性：

磁表面存储器、磁芯存储器、光盘存储器

按存取方式分类：

存取时间与物理地址无关（随机访问）：

随机存储器RAM——在程序的执行过程中可读可写

只读存储器ROM——在程序的执行过程中只读

存取时间与物理地址有关（串行访问）：

顺序存取存储器磁带

直接存取存储器磁盘

按在计算机中的作用分类：

主存储器：

随机存储器RAM——静态RAM、动态RAM

只读存储器ROM——MROM、PROM、EPROM、EEPROM

FlashMemory

高速缓冲存储器（Cache）

辅助存储器——磁盘、磁带、光盘

存储器的分级（P66）

存储器三个主要特性的关系：

速度、容量、价格/位

多级存储器体系结构：

高速缓冲存储器（cache）、主存储器、外存储器。

主存储器的技术指标（P67）

存储容量：

存储单元个数M×

每单元位数N　　

存取时间：

从启动读（写）操作到操作完成的时间

存取周期：

两次独立的存储器操作所需间隔的最小时间，时间单位为ns。

存储器带宽：

单位时间里存储器所存取的信息量，位/秒、字节/每秒，是衡量数据传输速率的重要技术指标。

SRAM存储器（P67）

基本存储元：

用一个锁存器（触发器）作为存储元。

基本的静态存储元阵列（P68）

双译码方式（P68）

读周期、写周期、存取周期（P70）

DRAM存储器（P70）

由一个MOS晶体管和电容器组成的记忆电路。

存储原理：

所存储的信息1或0由电容器上的电荷量来体现（充满电荷：

1；

没有电荷：

0）。

一个DRAM存储元的写、读、刷新操作（P71）

DRAM的刷新：

集中式刷新和分散式刷新（P73）

存储器容量的扩充（P73）

位扩展——增加存储字长（P73）

字扩展——增加存储字的数量（P73）

字、位扩展（P74）

例题（P73）

只读存储器ROM（P80）

掩模ROM、PROM、EPROM、EEPROM、Flash存储器（P80-86）

并行存储器（P86）

双端口存储器：

指同一个存储器具有两组相互独立的读写控制线路。

多模块交叉存储器：

连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。

对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。

cache基本原理（P92）

避免CPU“空等”现象

CPU和主存（DRAM）的速度差异

程序访问的局部性原理

cache由高速的SRAM组成

cache的基本原理（P93）

命中、未命中、命中率（P93）

例题（P94）

cache与主存的地址映射（P94）

全相联映像：

主存中的任一块可以映象到缓存中的任一块。

直接映像：

每个缓存块可以和若干个主存块对应；

每个主存块只能和一个缓存块对应。

组相联映像：

某一主存块j按模u映射到缓存的第i组中的任一块。

替换算法（P98）

先进先出算法（FIFO）：

把一组中最先调入cache的块替换出去，不需要随时记录各个块的使用情况，所以实现容易，开销小。

近期最少使用算法（LRU）：

将近期内长久未被访问过的行（块）换出。

每行设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。

当需要替换时，比较各特定行的计数值，将计数值最大的行换出。

最不经常使用（LFU）：

被访问的行计数器增加1，换值小的行，不能反映近期cache的访问情况。

随机替换：

从特定的行位置中随机地选取一行换出。

cache的写操作策略（P99）

写回法、全写法、写一次法（P99-100）

第四章指令系统

指令系统（P103）

程序、高级语言、机器语言、指令、指令系统、复杂指令系统计算机（CISC）、精简指令系统计算机（RISC）（P103）

指令格式（P105）

操作码：

指令操作性质的二进制数代码

地址码：

指令中的地址码用来指出该指令的源操作数地址（一个或两个）、结果地址及下一条指令的地址。

三地址指令、二地址指令、一地址指令、零地址指令；

三种二地址指令（SS、RR、RS）（P106）

指令字长度、机器字长（P107）

例题（P110）

操作数类型（P110）

地址数据、数值数据、字符数据、逻辑数据

寻址方式（P112）

确定本条指令的操作数地址，下一条欲执行指令的指令地址

指令寻址

顺序寻址——PC+1

跳跃寻址——转移类指令

数据寻址（P112-116）

立即寻址——形式地址就是操作数

直接寻址——有效地址由形式地址直接给出

隐含寻址——操作数地址隐含在操作码中

间接寻址——有效地址由形式地址间接提供

寄存器寻址——有效地址即为寄存器编号

寄存器间接寻址——有效地址在寄存器中

基址寻址——有效地址=形式地址+基地址

变址寻址——有效地址=形式地址+变址寄存器的内容

相对寻址——有效地址=PC的内容+形式地址

堆栈寻址——栈顶指针

段寻址

例题（P118）

指令的分类（119）

数据处理、数据存储、数据传送、程序控制

RISC技术（P121）

RISC——精简指令系统计算机

CISC——复杂指令系统计算机

RISC指令系统的特点（P121）

第五章中央处理器

CPU的功能（P127）

指令控制、操作控制、时间控制、数据加工

CPU的基本组成（P127）

控制器、运算器、cache

CPU中的主要寄存器（P128）

数据缓冲寄存器（DR）、指令寄存器（IR）、程序计数器（PC）、数据地址寄存器（AR）、通用寄存器、状态字寄存器（PSW）

操作控制器的分类（P130）

时序逻辑型：

硬布线控制器

存储逻辑型：

微程序控制器

指令周期（P131）

取出并执行一条指令所需的全部时间。

指令周期、机器周期、时钟周期（P131）

一个指令周期含若干个机器周期

一个机器周期包含若干个时钟周期

取指周期（数据流）（P132）

执行周期（数据流）（P133—138）

时序信号的作用和体制（P141）

时序信号的基本体制是电位—脉冲制。

数据加在触发器的电位输入端D，打入数据的控制信号加在触发器的时钟脉冲输入端CP。

电位高低表示数据是1还是0，要求打入数据的控制信号来之前电位信号必须已稳定。

节拍电位、节拍脉冲（P142）

控制器的控制方式（P144）

同步控制方式：

即固定时序控制方式，各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。

异步控制方式：

不受统一的时钟周期（节拍）的约束；

各操作之间的衔接与各部件之间的信息交换采取应答方式。

联合控制方式：

同步控制和异步控制相结合的方式，大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式。

微程序控制原理（P145）

微程序控制是指运行一个微程序来实现一条机器指令的功能。

微程序控制的基本思想：

仿照计算机的解题程序，把微操作控制信号编制成通常所说的“微指令”，再把这些微指令按时序先后排列成微程序，将其存放在一个只读存储器里，当计算机执行指令时，一条条地读出这些微指令，从而产生相应的操作控制信号，控制相应的部件执行规定的操作。

微程序、微指令、微命令、微操作（P145）

机器指令与微指令的关系（P150）

微命令的编码方法（P151）

直接表示法：

微指令的每一位代表一个微命令，不需要译码。

编码表示法：

把一组相斥性的微命令信号组成一个小组（即一个字段），然后通过小组（字段）译码器对每一个微命令信号进行译码，译码输出作为操作控制信号。

混合表示法：

把直接表示法与字段编码表示法混合使用，以便能综合考虑微指令字长、灵活性、速度等方面的要求。

微指令格式（P153）

水平型微指令：

是指一次能定义并能并行执行多个微命令的微指令。

垂直型微指令：

微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。

垂直型微指令的结构类似于机器指令的结构。

硬连线控制器（P155）

基本思想：

通过逻辑电路直接连线而产生的，又称为组合逻辑控制方式。

这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络。

三个输入：

来自指令操作码译码器的输出；

来自执行部件的反馈信息；

来自时序产生器的时序信号，包括节拍电位信号M和节拍脉冲信号T。

一个输出：

微操作控制信号

硬布线控制器的基本原理：

某一微操作控制信号C用一个逻辑函数来表达。

并行处理技术（P161）

并行性的概念：

问题中具有可以同时进行运算或操作的特性。

时间并行：

让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水处理部件。

空间并行：

以数量取胜。

它能真正的体现同时性

时间+空间并行：

综合应用。

Pentium中采用了超标量流水线技术。

流水线的分类（P163）

指令流水线：

指指令步骤的并行。

将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段。

算术流水线：

指运算操作步骤的并行。

如流水加法器、流水乘法器、流水除法器等。

处理机流水线：

是指程序步骤的并行。

由一串级联的处理机构成流水线的各个过程段，每台处理机负责某一特定的任务。

流水线中的主要问题（P164）

资源相关：

指多条指令进入流水线后在同一机器时钟周期内争用一个功能部件所发生的冲突。

数据相关：

在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令。

解决数据相关冲突的办法：

为了解决数据相关冲突，流水CPU的运算器中特意设置若干运算结果缓冲寄存器，暂时保留运算结果，以便于后继指令直接使用，称为“向前”或定向传送技术。

控制相关：

由转移指令引起的。

解决控制相关冲突的办法：

延迟转移法、转移预测法。

例题（P165）

第六章总线系统

总线的概念（P184）

总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。

总线的分类（P184）

内部总线——CPU内部连接各寄存器及运算部件之间的总线。

系统总线——CPU和计算机系统中其他高速功能部件相互连接的总线。

按系统传输信息的不同，又可分为三类：

数据总线，地址总线和控制总线。

I/O总线——中、低速I/O设备之间互相连接的总线。

总线性能指标（P185）

总线宽度：

指数据总线的根数。

寻址能力：

取决于地址总线的根数。

PCI总线的地址总线为32位，寻址能力达4GB。

传输率：

也称为总线带宽，是衡量总线性能的重要指标。

例题（P193）

总线上信息传送方式（P190）

串行传送：

使用一条传输线，采用脉冲传送（有脉冲为1，无脉冲为0）。

连续几个无脉冲的处理方法：

位时间。

并行传送：

每一数据位需要一条传输线，一般采用电位传送（电位高为1，电