数电题库Word文件下载.docx
- 文档编号:16031325
- 上传时间:2022-11-17
- 格式:DOCX
- 页数:29
- 大小:374.12KB
数电题库Word文件下载.docx
《数电题库Word文件下载.docx》由会员分享,可在线阅读,更多相关《数电题库Word文件下载.docx(29页珍藏版)》请在冰豆网上搜索。
=
+
+1,则非函数
=,对偶函数
=。
5.已知函数的对偶式为
+
,则它的原函数为。
6.由一组相同变量构成的任意两个最小项之积恒为,全体最小项之和恒为。
7.函数F=
+AC的最小项表达式为。
第三章
1.数字电路中一般只用到三极管的和两种状态。
2.CMOS器件的主要优点是,多余的输入端应该。
3.三态门的输出有、、三种状态
4.三态门的应用主要是可实现,OC门可实现功能。
5.直接把两个OC门的输出连在一起实现“与”逻辑关系的接法叫。
6.实现数据传输的总线结构可选用,为实现“线与”逻辑功能,应选用。
7.在TTL电路中,输入端悬空等效于电平;
8.TTL与非门的多余输入端应接电平。
9.在CMOS或非门电路中,对未使用的输入端应当接。
第四章
1.半导体数码显示器的内部接法有两种形式:
共接法和共接法。
2.数字电路从整体来看,可以分为电路和电路两大类。
3.对20个事件进行二进制编码,至少需要位二进制数。
4.全班50名同学各分配一个二进制代码,而该功能用一逻辑电路来实现,则该电路称为,该电路的输出代码至少有位。
5.组合逻辑电路产生竞争冒险的内因是。
第五章
1.触发器按功能可分为触发器、触发器、D触发器、T触发器等。
2.一个JK触发器有个稳态,它可存储位二进制数。
3.触发器有两个互补的输出端Q和
端,触发器的状态指的是端的状态,其中现态表示为,次态表示为。
4.将JK触发器转换为D触发器,需要将J=,K=;
5.当D=时,D触发器可实现状态翻转的逻辑功能。
第六章
1.时序逻辑电路在某一时刻的输出不仅与信号有关,而且和电路的
有关。
2.数字电路按照是否有记忆功能通常可分为两类:
、。
3.描述时序电路的逻辑表达式为、和驱动方程。
4.构成一个模6的同步计数器最少要个触发器
5.计数器的模值是12,应取触发器的个数至少为。
6.时序逻辑电路按其状态改变是否受统一定时信号控制,可将其分为
和两种类型
7.四位环型计数器初始状态是1000,经过5个时钟后状态为。
8.3位二进制减法计数器的初始状态为101,四个CP脉冲后它的状态为。
第九章
1.单稳态触发器中,两个状态一个为态,另一个为态。
单稳态触发器受到外触发时进入态。
多谐振荡器两个状态都为
态,施密特触发器两个状态都为态。
2.为了实现高的频率稳定度,常采用振荡器;
3.施密特触发器和单稳态触发器是一种电路,多谐振荡器是一种
电路。
(脉冲变换/脉冲产生)
4.电源电压为+18V的555定时器,接成施密特触发器,则该触发器的正向阀值点位V+及负向阀值点位V-分别为、
5.由555定时器构成的三种电路中,和是脉冲的整形电路。
6.若将一个正弦波电压信号转换成同一频率的矩形波,应采用电路。
第十章
1.A/D转换的基本步骤是、、、。
2.ADC与DAC有两个主要技术指标,分别是和。
3.12位D/A转换器的分辨率为
4.在逐次逼近型A/D和双积分型A/D中,转换速度快,抗干扰能力强。
5.8位D/A转换器当输入数字量10000000为5V。
若只有最低位为高电平,则输出电压为V;
当输入为10001000,则输出电压为V。
6.有一个8位D/A转换器,设满度输出为25.5V,输入数字量为00110111,则输出模拟电压为。
7.已知被转换的信号的上限截止频率为10kHz,则A/D转换器的采样频率应高于kHz;
完成一次转换所用的时间应小于。
8.有一个6位的D/A转换器,设满度输出为6.3V,输入数字量为110111,则输出模拟电压为。
二、选择题
第1章
1.一位8进制数可以用位二进制数来表示。
A、1B、2C、3D、4
2.一位十六进制数可以用位二进制数来表示。
A、1B、2C、4D、16
3.将十进制数130转换为对应的八进制数。
A、202B、82C、120D、230
第2章
1.已知
,ABCD取值使F=0的情况是。
A、1010B、0110C、1101D、0011
2.下列函数中等于A的是:
。
A、A+1B、A(A+B)C、A+
BD、A+
3.逻辑函数Y=AB+
C+BC+BCDE化简结果为:
A、Y=AB+
C+BCB、Y=AB+
CC、Y=AB+BCD、Y=A+B+C
4.下列逻辑代数运算错误的是:
A、A+A=A;
B、A
=1;
C、A
A=A;
D、A+
=1
5.下列等式正确的是。
A、A+AB+B=A+BB、AB+
=A+
C、A·
=A+
D、A·
6.下面表达式中,是函数Y=BC+AB的反函数。
A、(B+C)·
(A+B)B、
C、CB+BAD、(A+C)·
B
7.函数
的对偶式为。
A、(
B、
;
C、
D、
8.
的反函数为
=。
(A)
(B)
(C)
(D)
9.逻辑函数的F=
的标准与或式为。
A、
C、
10.若A、B、C为三个逻辑变量,则此三个变量的最小项有个。
(A)4(B)6(C)8(D)16
11.n个变量可以构成个最小项。
A、nB、2nC、2nD、2n-1
12.在四变量卡诺图中,逻辑上不相邻的一组最小项为。
A、m1与m3B、m4与m6C、m5与m13D、m2与m8
13.最小项
的逻辑相邻最小项是。
A、
B、
第3章
1.下列门电路属于双极型的是。
A.OC门B.PMOS
C.NMOSD.CMOS
2.在数字电路中,晶体管的工作状态为:
(A)饱和(B)放大(C)饱和或放大(D)饱和或截止
3.和TTL电路相比,CMOS电路最突出的优点在于。
A.可靠性高B.抗干扰能力强
C.速度快D.功耗低
4.为实现“线与”逻辑功能,应选用。
A、与非门B、异或门C、集电极开路(OC)门D、或非门
5.为实现数据传输的总线结构,要选用门电路。
(A)与非门(B)三态门(C)异或门(D)集电极开路门(OC门)
6.下列TTL门电路输出为低电平的是。
7.以下TTL电路中,输出Y1~Y4分别为:
A、0010;
B、1111;
C、1011;
D、1001
8.欲将2输入的与非门、异或门、或非门作非门使用,其多余的输入端的接法可依次为。
(A)接高电平、高电平、低电平(B)接高电平、低电平、低电平
(C)接高电平、高电平、高电平(D)接低电平、低电平、低电平
9.CMOS与非门多余输入端的处理方法为。
A、悬空B、接高电位C、接地D、接低电平
10.如将TTL与非门作非门使用,则多余输入端应做处理。
A.全部接高电平B.部分接高电平,部分接地
C.全部接地D.部分接地,部分悬空
11.CMOS或非门多余输入端的处理方法为。
A、悬空B、接5V电压C、接地D、接3.3V电压
12.下面电路由74系列TTL门电路构成,下列选项哪个是正确的。
A、VO=VOHB、高阻态C、VO=VOLD、不允许如此连接
13.图中门电路为74系列TTL门,要求当VI=VIH时,发光二极管D导通并发光,且发光二极管导通电流约为10mA,下列说法正确的是。
A、两个电路都不能正常工作B、两个电路都能正常工作
C、电路(A)可以正常工作D、电路(B)可以正常工作
第4章
1.下逻辑图的逻辑表达式为。
(B)
(D)
2.组合电路一般由()组合而成。
(A)门电路(B)触发器(C)计数器(D)寄存器
3.组合电路的特点是。
A、含有记忆性元器件B、输出、输入间有反馈通路
C、电路输出与以前状态有关D、全部由门电路构成
4.组合逻辑电路的竞争-冒险,是由于引起的。
(A)电路不简单(B)电路有多个输出
(C)电路中存在延迟(D)电路中使用不同的门电路
5.下列各函数等式中无冒险现象的函数式有。
D、
6.函数
,当变量的取值为时,将不出现冒险现象。
A、B=C=1B、B=C=0C、A=1,C=0D、A=0,B=0
7.8—3线优先编码器中,8条输入线
~
同时有效时,优先级最高为I7线,则
输出线的性质是。
A、000B、010C、101D、111
8.输入为三位二进制代码的译码器,它的输出最多有个。
(A)3(B)6(C)7(D)8
9.下列说法正确的是。
A、在组合逻辑电路设计过程中,第一步要写出函数表达式
B、数据选择器、数值比较器和计数器都是常用的组合逻辑电路
C、组合逻辑电路中可以包含触发器
D、74LS138即3线-8线译码器是组合逻辑电路
10.用四选一数据选择器实现函数Y=
,应使。
A、D0=D2=0,D1=D3=1B、D0=D2=1,D1=D3=0
C、D0=D1=0,D2=D3=1D、D0=D1=1,D2=D3=0
11.一个16选1的数据选择器,其地址输入(选择控制输入)端有个。
A、2B、3C、4D、8
12.属于组合逻辑电路的部件是。
A、编码器B、寄存器C、触发器D、计数器
13.以下列电路中,只有属于组合逻辑电路。
A、定时器B、计数器C、寄存器D、译码器
14.下列电路中,不属于组合逻辑电路的是。
(A)数据分配器(B)译码器(C)数据选择器(D)寄存
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 题库