DDS实验报告Word下载.docx
- 文档编号:15942007
- 上传时间:2022-11-17
- 格式:DOCX
- 页数:45
- 大小:843.19KB
DDS实验报告Word下载.docx
《DDS实验报告Word下载.docx》由会员分享,可在线阅读,更多相关《DDS实验报告Word下载.docx(45页珍藏版)》请在冰豆网上搜索。
2011年10月31日——11月4日
摘要与关键字——————————————————————2
设计要求说明——————————————————————3
整体电路设计原理————————————————————4
基本框图————————————————————————4
工作原理————————————————————————4
整体封装电路图—————————————————————5
各子模块设计原理————————————————————5
频率和相位调节电路———————————————————5
累加器—————————————————————————7
加法器—————————————————————————8
波形存储器———————————————————————8
DDS电路————————————————————————15
分频电路————————————————————————16
测频电路————————————————————————16
动态显示电路——————————————————————17
调试仿真及下载—————————————————————18
仿真波形————————————————————————20
示波器波形———————————————————————21
输出频率测量及误差分析—————————————————23
改进与提高———————————————————————23
实现节省ROM空间的模块设计(四分之一波形)——————23
基于DDS的AM调制电路的设计—————————————30
遇到的问题及解决方法——————————————————36
收获与感想———————————————————————37
参考文献————————————————————————38
摘要
本次课程设计的主要目的是学习使用FPGA实现直接数字频率合成器(DDS)。
实验的主要内容是使用DDS的方法设计一个具有清零、使能频率控制、相位控制、节省ROM空间、输出多种波形等功能任意频率的正弦信号发生器,并设计一个基于DDS的AM调制电路。
利用Quartus
完成设计、仿真等工作,并下载至smartSOPC实验平台进行硬件测试,通过示波器观察输出信号波形。
实验结果与理论值相符,证明了DDS技术是一项非常实用的技术,它可以广泛应用于数字通信系统。
关键字:
DDS节省ROMAM调制QuartusIIsmartSOPC
Abstract
ThemainpurposeofthiscurriculumdesignisencouragingustolearntoachievedirectdigitalfrequencysynthesizerbyusingFPGA.Thereportmainlytalksabouthowtodesignadirectdigitalfrequencysynthesizerwithreset,frequencyandphasecontrolling,ROMsavingandmultiplewavesoutput,andhowtodesignanAMmodelingcircuitbasedonDDS.ThedesignandsimulationworkiscompletedwiththehelpofQuartusII.ThefinalsystemcircuitisdownloadedtothesmartSOPCplatformtoundergohardwaretest.Andtheoutputwavecanbeseenthroughoscilloscope.Theexperimentresultisclosetothetheoreticalresult.DDSisprovedtobeaquiteusefultechnologywhichcanbewidelyappliedindigitalcommunicationsystem.
Keywords:
DirectdigitalsynthesizerROMsaveAMmoduleQuartusIIsmartSOPC
设计要求说明
1.设计内容
本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器,利用Quartus
完成设计、仿真等工作,并进行硬件测试,通过示波器观察输出信号波形。
2.设计目的
学习使用FPGA实现直接数字频率合成器(DDS)。
3.设计要求
基本要求:
1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计;
DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现,RAM结构配置成
×
10类型;
2、具体参数要求:
频率控制字K取4位;
基准频率fc=1MHz,由实验板上的系统时钟分频得到;
3、系统具有使能功能;
4、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号,能够通过示波器观察到正弦波形;
5、通过开关(实验箱上的Ki)输入DDS的频率和相位控制字,并能用示波器观察加以验证;
提高要求:
1、通过按键(实验箱上的Si)输入DDS的频率和相位控制字,以扩大频率控制和相位控制的范围;
(注意:
按键后有消颤电路)
2、能够同时输出正余弦两路正交信号;
3、在数码管上显示生成的波形频率;
4、充分考虑ROM结构及正弦函数的特点,进行合理的配置,提高计算精度;
5、设计能输出多种波形(三角波、锯齿波、方波等)的多功能波形发生器;
6、基于DDS的AM调制器的设计;
7、考虑节省ROM空间的设计,例如只提供四分之一的波形或者半波形;
8、自己添加其他功能。
整体电路设计原理
一.基本框图
2.工作原理
DDS的基本结构主要由相位累加器、相位调制器、正弦波数据表(ROM)、D/A转换器构成。
相位累加器由N位加法器N位寄存器构成。
每来一个CLOCK,加法器就将频率控制字fword与累加寄存器输出的累加相位数据相加,相加的结果又反馈送至累加寄存器的数据输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样,相位累加器在时钟作用下,不断对频率控制字进行线性相位累加。
由此,相位累加器在每一个时钟脉冲输入时,把频率控制字累加一次,相位累加器输出的数据作为波形存储器的相位取样地址,这样就可把存储在波形存储器内的波形抽样值进行找表查出,完成相位到幅值的转换。
由于相位累加器为N位,相当于把正弦信号在相位上的精度定为N位,所以分辨率为1/2N。
若系统时钟频率为fc,频率控制字fword为1,则输出频率为fOUT=fC/2N,这个频率相当于"
基频"
。
若fword为K,则输出频率为:
fout=K*fC/2N
当系统输入时钟频率fC不变时,输出信号的频率由频率控制字K所决定。
由上式可得:
K=2N*fout/fC
其中,K为频率字,注意K要取整,有时会有误差。
选取ROM的地址时,可以间隔选项,相位寄存器输出的位数D一般取10-16位,这种截取方法称为截断式用法,以减少ROM的容量。
D太大会导致ROM容量的成倍上升,而输出精度受D/A位数的限制未有很大改善。
DDS工作流程示意图:
3.整体封装电路图
各子模块设计原理
1.频率和相位调节电路
1)设计原理:
fword为相位增量,也叫频率控制字。
DDS的输出频率表达式为fout=fword*fC/2N,当fword=1时,DDS输出最低频率(也即频率分辨率)为fc/2N,而DDS的最高输出频率由Nyquist采样定理决定,即fc/2,也就是说fword的最大值为2N-1。
因此,只要N足够大,DDS可以得到很细的频率间隔。
要改变DDS的输出频率,只要改变频率控制字fword即可。
pword为相位控制字。
它与相位累加器的输出相加得到ROM的相位采样地址。
它可以使输出波形整体平移,平移量由pword控制。
设计频率调节模块时,用74160设计模100模块,2HZ信号输入让其变化。
这里把实验要求的模16改成模100,是为了使输出频率的调节范围更大一些。
该模块有清零和保持端,由开关控制,以便计数到需要值时保持或清零。
输出为8位BCD码,高4位是十位,低4位是个位。
此时要在计数器后接一个码转换电路,将8位BCD码转换为7位二进制码,再输入累加器进行累加。
同样的可以设计出相位调节模块。
需要注意的是,这里的加法器是12位的,因此要将频率控制字作为12位地址的低7位输出,高5位置0,这样可以使频率调节的精度更高。
而相位控制字要作为12位地址的高7位输出,低5位置0,这样可以使相位调节幅度变大。
最好还要让fword和pword通过寄存器,时钟为1mhz的系统时钟,使得电路同步工作。
2)频率和相位调节电路总图如下:
模100内部电路原理图如下:
BCD码至二进制码的转换电路原理图如下:
fword与pword同步电路原理图如下:
2.累加器
相位累加器由12位加法器与12位寄存器级联构成。
每来一个时钟脉冲,加法器将频率控制字K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端。
寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端,以使加法器在下一个时钟作用下继续与频率控制字进行相加。
这样,相位累加器在时钟作用下,进行相位累加。
当相位累加器累加满量时就会产生一次溢出,完成一个周期性的动作。
2)原理图如下:
3)电路总图如下:
3.加法器
相位累加器输出与相位控制字相加的12位加法器可由3个7483的4位加法器级联而成。
其实这就是12位相位累加器的一部分。
3)电路图如下:
4.波形存储器
为了能让电路输出正弦波、余弦波、三角波、锯齿波和方波,我做了5块不同的ROM分别存放这五种波形一个周期内的数据。
考虑到硬件包含两块相同的DAC板,
正弦波的输出值直接在DAC0板,其余四种波的输出值经过一个4选一数据选择器,由两个开关控制选择波形输出到DAC1板。
2)LPM_ROM的设定
由于DAC板的输入数据为10位,制作ROM时数据输出位也应是10位。
利用VC++程序产生5个ROM的数据值,程序如下:
①正弦波
#include"
stdio.h"
math.h"
intmain(intargc,char*argv[])
{
inti;
doubles;
for(i=0;
i<
4096;
i++)
{
s=sin(atan
(1)*8*i/4096);
printf("
%d:
%x;
\n"
i,(int)((s+1)*1023/2));
}
return0;
}
②余弦波
s=sin(atan
(1)*
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DDS 实验 报告