实验一 PROTEL 99原理图的绘制Word文档格式.docx
- 文档编号:15869865
- 上传时间:2022-11-16
- 格式:DOCX
- 页数:13
- 大小:230.39KB
实验一 PROTEL 99原理图的绘制Word文档格式.docx
《实验一 PROTEL 99原理图的绘制Word文档格式.docx》由会员分享,可在线阅读,更多相关《实验一 PROTEL 99原理图的绘制Word文档格式.docx(13页珍藏版)》请在冰豆网上搜索。
图1-1电源电路图
三、思考题
(1)为什么要给元器件定义封装形式?
是否所有原理图中的元器件都要定义封装形式?
(2)放置元器件时系统提示没有打开元器件库,应如何解决?
(3)使用网络标号时应注意哪些问题?
(4)总线和一般连线有何区别?
使用中应注意哪些问题?
实验二单面板的制作
(1)熟练掌握PCB的基本操作。
(2)基本掌握PCB元器件库的编辑方法。
(3)掌握单面板的制作。
(4)绘制出电源PCB图(单面板)
(1)进入SCH,打开在实验一中己完成的电源电路的原理图(图1-1),设置好电路图中各元器件的封装,执行相关菜单命令,生成此电路图的网络表。
(2)新建一个PCB文件,打开标准元器件库,设置好工作空间参数和文档参数,其中信号层选择底层,将此文件更名为dydl.PCB保存.
(3)在禁止布线层上绘制电路版图的边框,给边框加上尺寸标注.
(4)调入电源电路的网络表,若网络表中存在错误,则加以修改,完全正确后,按下EXECUTE按钮确定.
(5)通过自动布局以及人工调整的方法,合理布局元器件,布局调整时应尽量减少飞线交叉。
(6)设置设计规则,其中,电源以及接地线要求的铜膜线宽最小为30mil,最大为40mil,其余的线宽均为10mil.
(7)执行手动布线,并参考自动布线。
(8)在PCB中,生成此电路板图的网络表,重新回到SCH中,与原理图的网络表进行比较,若发现不符,寻找原因,加以改正。
(9)进行DRC检查,生成报告文件,若有错误,则加以修改。
(10)给电路板图加上铺铜,铺铜与地相连,并且去除死铜,最后完成电源电路印制电路图,将文件存盘退出.
(11)打印电路图
三、思考题
(1)简述自动布局的步骤。
(2)自动布线前,要进行哪些设置?
(3)何种类型的电路,在设计印制板时要使用铺铜?
四、作业要求:
1.要求制作直流稳压电源系统实物,能输出+5V、-5V、+12V、-12V、+3.3V
2.要求在实物上敷铜表示出班级、姓名、学号、制作日期(没有者不计成绩)。
表一电路板所需要的器材
器材名称
规格
单价(元)
所需数量
总计
焊锡丝
0.8mm(50g)
1卷
松香
10g
一盒
三氯化铁(无水、粉末状的)
500克
1袋
PCB板子(双面)
200mm*150mm*1.5mm
1块
打孔针(直柄麻花钻)
0.8mm
2根
1.2mm
1根
砂纸
1张
另:
微型钻台1台,电熨斗1台(可每个班共用1台)
表二电源元器件清单
名称
数量
合计
变压器(中心轴头)
12V输出20w
1
六角开关
6mm*6mm
电解质电容
25v2200uF
2
25v470uF
4
瓷片电容
104
LM7812
TO-220
LM7912
LM7805
LM7905
LM1117-3.3
TO-263
发光二极管
0.5mm
5
电阻
470、1k
300
单排针
散热片
7805用
散热片固定螺钉、螺帽
整流桥
2W10
2A/1000V
220V电源插头线
1米
实验三有时钟使能的两位十进制计数器原理图输入设计
1、掌握带有时钟输入的数字电路原理图输入设计方法;
2、进一步掌握时序波形的真;
3、了解VHDL初步的基本知识。
二、实验原理与步骤
1、实验步骤见第五章第一节介绍的方法。
2、电路设计原理如下:
频率计设计的基本步骤与上一个实验介绍的完全一样,只是需要考虑从哪一个电路模块开始。
图3-1用74390设计一个有时钟使能的两位十进制计数器原理
1、设计电路原理图,频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。
为此这里拟用一个双十进制计数74390和其它一些辅助元件来完成。
电路原理图如图2-1所示。
图中,74390连接成两个独立的十进制计数器,待测频率信号clk通过一个与门进入74390的计数器1的时钟输入端1CLKA,与门的另一端由计数使能信号enb控制:
当enb='
1'
时允许计数;
enb='
0'
时禁止计数。
计数器1的4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..0],由图2-1左下角的OUTPUT输出端口向外输出计数值,同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。
第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4],总线输出信号是q[7..4]。
这两个计数器的总的进位信号,即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生,由cout输出。
clr是计数器的清零信号。
2、计数器电路实现,在此首先从实现图3-1所示的电路的绘制和测试开始,用鼠标双击“EnterSymbol”窗中SymbolLibraries栏的e:
\maxplus2\max2lib\mf的宏功能元件库,于是可以在SymbolFiles栏中看到绝大多数74系列的元件(图3-2)。
这些器件的详细功能及其它们的逻辑真值表可以通过查阅“Help”选项来获得。
为了查阅74390的功能,可如图3-3所示,在Help菜单中选Old-StyleMacrofunctions项,然后选Counters项。
图3-4两位十进制计数器工作波形
向原理图编辑窗中调入宏功能元件如图3-2所示,直接在上端的SymbolName栏中键入器件的名称,如74390等,然后点击OK键即可。
如果要了解74390内部的情况,可以用鼠标在其上双击。
最后根据图2-1在原理图编辑窗中完成该电路的全部绘制。
绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式:
若将一根细线变成以粗线显示的总线,可以先将其点击使其变成红色,再选Option选项中的LineStyle;
若在某线上加信号标号,也应该在该线某处点击使其变成红色,然后键入标号名称,标有相同标号的线段可视作连接线段,但可不必直接连接。
对于以标号方式进行总线连接可以如图3-1那样。
例如一根8位的总线bus1(7..0)欲与另3根分别为1、3、4位的连线相接,它们的标号可分别表示为bus1(0),bus1(3..1),bus1(7..4)。
3、波形仿真,按照第一章介绍的流程能够很容易地得到图2-1电路的仿真波形(图3-4)。
由波形图3-4可见,图2-1电路的功能完全符合原设计要求:
当clk输入时钟信号时,clr信号具有清0功能,当enb为高电平时允许计数,低电平时禁止计数;
当低4位计数器计到9的向高4位计数器进位,另外由于图3-4中没有显示高4位计数器计到9,故看不到count的进位信号。
如果本设计电路的存盘文件名为conter8.gdf,则按照步骤5的第9段介绍的方法,将此项设计包装成一个元件存入库中以备后用,该电路对应的元件名是conter8。
三、实验注意事项
1、输入文件名不能用汉字或关键字、非法字符;
2、注意文件在编译连接时的路径;
3、注意引脚分配与对应的FPGA芯片相匹配;
4、注意信号标号与总路线的表达方式。
四、实验设备
GW48EDA系统,计算机一台,打印机一台
五、实验思考
1、用VHDL编写有时钟输入的两位十进制计数器源程序。
2、对仿真波形结果进行分析。
3、写出验证性实验报告.
实验四7段数码显示译码器的设计
一、设计目的
1、学习7段数码显示译码器的设计方法;
2、掌握多层次的VHDL程序设计方法。
二、设计要求
1、编写7段数码显示译码器的VHDL源程序;
2、在MAX+PLUSII上进行编译、综合、适配、引脚锁定、下载测试;
3、进行仿真波形的测试;
4、写出设计性实验报告。
三、设计提示
1、实验原理提示:
7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。
本项实验很容易实现这一目的。
例6-21作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-21数码管的7个段,高位在左,低位在右。
例如当LED7S输出为"
"
时,数码管的7个段:
g、f、e、d、c、b、a分别接1、1、0、1、1、0、1,接有高电平的段发亮,于是数码管显示“5”。
2、引脚锁定以及硬件下载测试提示:
建议选实验电路模式6,用数码8显示译码输出(PIO46--PIO40),键8、键7、键6、键5四位控制输入,硬件验证译码器的工作性能。
四、实验报告要求
根据以上的实验内容写出实验报告,包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程;
设计原程序,程序分析报告、仿真波形图及其分析报告。
五、实验思考和总结
1、讨论语句WHENOTHERS=>
NULL的作用。
对于不同的VHDL综合器,此句是否具有相同含义和功能?
2、用VHDL例化语句(参考实验2)按图3-25的方式,以本章第一节实验三和本节实验一为底层元件,完成顶层文件设计,并重复以上实验过程。
注意图3-25中的tmp是4位总线,led是7位总线。
对于引脚锁定和实验,建议仍选实验电路模式6,用数码8显示译码输出,用键3作为时钟输入(每按2次键为1个时钟脉冲),或直接时钟信号clock0。
图4-1计数器和译码器连接电路的顶层文件原理图
3、对实验思考2进行分析和总结。
实验五数控分频器的设计
1、学习数控分频器的设计、分析、测试方法;
2、牢固掌握用VHDL语言编写程序的方法和技巧。
1、编写数控分频器的VHDL源程序;
2、在MAX
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验一 PROTEL 99原理图的绘制 实验 99 原理图 绘制