多功能数字钟的设计讲解Word下载.docx
- 文档编号:15863721
- 上传时间:2022-11-16
- 格式:DOCX
- 页数:17
- 大小:229.45KB
多功能数字钟的设计讲解Word下载.docx
《多功能数字钟的设计讲解Word下载.docx》由会员分享,可在线阅读,更多相关《多功能数字钟的设计讲解Word下载.docx(17页珍藏版)》请在冰豆网上搜索。
带小时调时,分调时,秒调时功能
要有总体复位开关;
能可靠校时、校分;
1.2总体设计方案说明
数字电子钟的原理方框图如图1.1所示。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,用555定时器接成的多谐振荡器加分频器来实现。
将标准秒信号送入“秒计数器”,“秒计数器”采用六十进制计数器,每累计六十秒发现胡一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器,每累计六十分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用十二进制计时器,可实现对一天二十四小时的累计。
指示器部分是由T触发器构成的,每有一个脉冲进入T触发器,其输出端状态就会发生改变,与原态相反。
上下午指示灯是由十二进制计数器每一个周期产生一次脉冲,作为指示部分的时钟脉冲而出现的指示灯交替工作的状态。
译码显示电路将“时”、“分”、“秒”计数器的输出状态由七段显示译码器译码,通过四位LED七段显示器显示出来。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
校准部分是将单次脉冲转换为二进制代码,再经过译码器对输出端进行选择,从而形成对电路的校准的可控制。
具体流程如图1.2.1。
框架图如图所示总共分为六个小部分:
时间显示部分,译码部分,分频器部分,调时部分,稳压电路部分以及信号发生电路部分,此设计各部分由统一电源集中供电。
电阻选择时,应考虑到受温度影响较小的固态铝质电解电容确保定时的精确性分频器采用74160使用方便,而其容易购买显示部分采用LED七段数码显示管,具有显示明亮,容易识别,价格便宜等优点,调时部分采用普通的按建开关。
1.3各部分电路功能的简单介绍
1.3.1秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分,它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
1.3.2分频器电路
分频器:
分频器功能主要有两个,一是产生标准秒脉冲信号,一是提供功能扩展电路所需要的信号
1.3.3校时电路
当数字钟刚接通电源或走时出现误差时,需要对其进行时间的校准,实用校时电路很多。
校时电路包括校准小时电路、校准分钟电路和校准秒电路,但校准信号频率必须要大,可手动较时或脉冲校时,可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校时。
1.3.4时间计数器电路
时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为六十进制计数器,而根据设计要求,时个位和时十位计数器为十二进制计数器.
1.3.5数字显示电路
计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用DCD_HEX作为显示译码电路。
图1.图1.1数字电子时钟系统框图
第2章详细设计
2.1数码显示管设计部分
图2.1
数码显示部分采用六块共阴极七段数码显示管分别对时,分,秒进行显示。
芯片如上图所示,其有四个引脚,从左往右优先级依次降低。
该芯片是集显示译码器、显示器为一体的数码显示管,方便使用。
2.2校时电路
校时电路是数字钟不可缺少的部分,每当数字钟与实际时间不符时,需要根据标准时间进行校时。
S1、S2分别是时校正、分校正开关。
不校正时,S1、S2开关是闭和的。
当校正时位时,把S1开关闭合一次,则选择对秒的校对,闭合两次则选择对分的校对,闭合三次是对时的校对,闭合四次回到初态,即电路处于正常工作状态。
当选择校对时,用手拨动S2开关,来回拨动一次,就能使时位增加一。
在初态时,即正常工作时,S2拨动无效。
根据需要去拨动开关的次数,校正完毕后把S1开关接到低电平上。
其电路图如下图2.2
以下校准电路是由三部分组成,即计数部分、译码部分和控制部分。
计数部分是由两个JK触发器组合而成,U36的输出端分别接在U35的JK端和二—四译码器的优先级较低端,其JK端接高电平。
U35的输出端接在二—四译码器的优先级较高端。
U35、U36的清零和设置端都接低电平。
这样是为了将单次脉冲转换为二进制代码,其输出如表2.1
表2.1
脉冲
Q35
Q36
1
2
3
4
5
对应以上输入74LS139的输出如表2.2
表2.2
1Y3
1Y1
1Y2
1Y0
此时,如图2.2当为原态时,A、B、C输出为高电平,G为低电平时钟信号正常输入,D、E端不导通,F为时钟信号。
S1开关闭合一次,A、B为低电平,C为高电平,G端为
图2.2校时电路连接图
高电平U32不导通U34导通,则D、E、F端为S2触发信号。
当闭合两次时,A、C为低电平,B为高电平,G端为高电平U32不导通U34导通,则D、E、F端为S2触发信号。
当闭合三次时,B、C为低电平,A为高电平,G端为高电平U32不导通U34导通,则D、E、F端为S2触发信号。
通过以上的逻辑电路,可以实现对时、分、秒进位端的控制,从而达到对时钟的校准。
2.3六十、十二分频器设计
2.3.1分频器原理
分频器主要对555定时器发来的1s脉冲按照时分秒的规律进行计数实现电子钟的计数要求,由于市场没有现成的六十、十二进制计数器所以只能用74LS160实现六十、十二进制计数需要
74LS160和74LS00组成六十进制的秒计数器和工作原理
74LS160工作原理如表2.3
用2块74ls160实现六十进制计数第一块正常计数计数满十,c引脚输出一个计数脉冲并置U4的11,12,13,14引脚为0,当第二快计数满六时c引脚输出一个计数脉冲并置U3的11,12,13,14脚为0
其中L低电平,H为高电平。
D1,D2,D3,D4为输入端,Q0,Q1,Q2,Q3
输出端CR为清零端,LD为置数端,P、T为允许端,CP为脉冲输入端。
U3、U4共同构成秒计数器,它由两个74LS160构成六--十进制的计数器,如图2.3。
U4作为秒个位十进制计数器,它的复位输入RD、和置位输入LD都接低电平,秒信号脉冲作为计数脉冲输入到CP1端,输出端C控制U3秒十位计数器的计数脉冲输入。
Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码。
U3作为秒十位六进制计数器,它的计数脉冲输入受到秒个位U4的控制,其计数器使能端CLK与U4的输出端C相连接。
当U3计数器计到0110,即清零信号到复位输入端时,Q1、Q2、Q3、Q4输出的都是零。
Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码。
U6、U5分别构成分个位十进制和分十位六进制计数器,如图2.4。
U5、U3与U6、U4的连接方法相似。
当计数器输出为01100000状态,U5、U6的RD端同时为“0”,使计数器立即返回到00000000状态。
这样就构成了六十进制计数器。
U5、U6共同构成时计数器,它由两个74LS160构成六十进制的计数器。
如图2.5,U10作为时十位计数器,它的复位输入RD、和置位输入LD都接低电平,时信号脉冲作为计数脉冲输入到CP1端,输出端C控制U9秒十位计数器的计数脉冲输入。
当计数器输出为10000100状态,U9、U10的LD端同时为“0”,使计数器立即返回到00000001状态。
这样就构成了十二进制计数器。
图2.3六十进制秒计数器
图2.4六十进制分计数器
图2.5十二进制时计数器
表2.374LS160工作原理表
输
入
出
CR
CP
LD
EP
ET
D3
D2
D1
D0
Q3
Q2
Q1
Q0
0
#
#
#
1
↑
d
c
b
a
状态码加1
2.4上下午指示灯原理
上下午指示灯电路是由JK触发器组成的T触发器和指示灯组成,当触发器时钟端每进入一次脉冲时,其输出端状态就会发生一次变化,输出状态与原态相反,从而使指
图2.6指示灯电路
示灯状态来回变化。
工作电路如图2.6,触发器功能如表2.4.
表2.4T触发器功能表
J
K
Q
Q*
2.5直流稳压电源原理
直流稳压电源电路的构成,是由220V,50HZ交流电电源、交流变压器、桥式整流电路、滤波、稳压几个部分组成。
220V交流电经变压器变为9V交流电,后经整流(全波整流)、滤波(0.33mF电容)、稳压(W780
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 设计 讲解