基于FPGA技术波形发生器毕业设计论文文档格式.docx
- 文档编号:15742860
- 上传时间:2022-11-15
- 格式:DOCX
- 页数:36
- 大小:2.15MB
基于FPGA技术波形发生器毕业设计论文文档格式.docx
《基于FPGA技术波形发生器毕业设计论文文档格式.docx》由会员分享,可在线阅读,更多相关《基于FPGA技术波形发生器毕业设计论文文档格式.docx(36页珍藏版)》请在冰豆网上搜索。
1)PROM(ProgrammableROM)可编程只读存储器,不可编程的“与”阵列和可编程的“或”阵列。
熔丝编程。
2)PLA(FieldProgrammableLogicArray)现场可编程逻辑阵列
“与”阵列、“或”阵列都可编程。
3)PAL(ProgrammableArrayLogic)可编程阵列逻辑,可编程的“与”阵列和不可编程的“或”阵列。
4)GAL(GenericArrayLogic)通用阵列逻辑,可编程的“与”阵列和固定的“或”阵列。
输出有输出宏逻辑单元。
熔丝采用先进的浮栅技术-E2CMOS技术。
5)CPLD(ComplexProgrammableLogicDevices)复杂可编程逻辑器件,结构以逻辑宏单元为基础,宏单元内部有AND—OR积项阵列
6)FPGA(FieldProgrammableGateArray)现场可编程门阵列,掩膜编程门阵列通用结构:
由逻辑功能块排成阵列组成,并由可编程的互连资源连接这些逻辑功能来实现不同设计。
1.2PLD的工作原理
1.2.1简单PLD
1、电路符号表示
图13常用逻辑门符号与现有国标符号的对照
2、可编程只读存储器PROM
PROM中的地址译码器是完成PROM存储阵列的行的选择,其逻辑函数是:
图14PROM逻辑函数1
图15PROM逻辑函数2
可编程只读存储器PROM由不可编程的与阵和可编程的或阵列构成,如图17所示。
图16PROM的逻辑阵列
用PROM实现的1位半加器如图18所示,显然,用PROM可实现任何扩展为最小项之和表达式的组合逻辑函数。
图17用PROM完成半加器逻辑阵列
3、可编程逻辑阵列PLA
PROM的与阵列实质上是全译码器,可产生输入变量的全部最小项,然而在实际应用中,绝大多数的逻辑函数并不需要所有的最小项。
于是诞生了与阵列和或阵列均可编程的可编程逻辑阵列PLA。
PLA的逻辑阵列如图19所示。
图18PLA的逻辑阵列
4、可编程阵列逻辑PAL
对于多个乘积项,PAL允许输出信号再亏送给另一个与阵列。
为了适应不同的需要,生产者在PAL的输出电路中还加入各种触发器、异或逻辑、三态逻辑,使得人们能够用PAL实现对时序电路的可编程。
图19PAL的常用结构
5、通用阵列逻辑GAL
不同型号的PAL有着不同的I/O结构,给生产者、使用者都带来一些不便。
但GAL是一个突破,通过对结构控制字编程可将OLMC设置成不同的工作模式。
由于OLMC单元具有结构重构的功能,在一定程度上简化了电路板的布局布线,因而使系统的可靠性进一步提高。
6、复杂可编程逻辑器件CPLD
CPLD基于EPROM或者Flash工艺,基于乘积项(ProductTerm)结构。
由可编程逻辑单元(LMC)围绕中心的可编程互连矩阵单元组成,具有复杂的I/O单元互连结构,用户课根据需要完成特定的电路设计,使其具有某种特定功能。
目前,CPLD不仅具备电擦除特性,而且具备边缘扫描和在线可编程等高级特性。
7、现场可编程门阵列FPGA
图110FPGA查找表单元内部结构
FPGA通常包含3类可编程资源:
可编程逻辑功能块、可编程I/O块和可编程内部互连。
可编程逻辑功能块是实现用户功能的基本单元,它们通常排列成一个阵列、散布于整个芯片;
可编程I/O快完成芯片上逻辑与外部封装脚的接口,常围绕着阵列排列列于芯片四周;
可编程内部互连包括各种长度的连线线段和一些可编程连接开关,它们将各个可编程逻辑块或I/O块连接起来,构成特定功能的电路。
图111FPGA查找表单元
图112CycloneLE结构图
CycloneLE主要由一个4输入查找表LUT、进位链逻辑和一个可编程的寄存器构成。
如图112所示。
4输入查找表可以完成所有的4输入1输出的组合逻辑函数。
进位链逻辑可有选择地构成一位加法或减法逻辑。
每个LE中的可编程寄存器可被配置成SR触发器、D触发器、JK触发器和T触发器。
1.3PLD的开发软件
1.3.1主要厂商及开发软件
PLD的设计主要通过硬件描述语言及仿真工具,硬件描述语言(VDL)常用的有VHDL、Verilog、ABEL。
仿真工具目前比较流行的、主流厂家有Altera的MAX-plus2、QuartusⅡ,Lattice的ispEXPERT、Xilinx的FoundationSeries。
下图列出了相关厂商的开发软件。
图113PLD厂商及其开发软件
1.3.2QuartusⅡ开发系统的特点
QuartusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Altera是世界上最大可编程逻辑器件的供应商之一。
QuartusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。
在QuartusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理和器件编程。
QuartusⅡ提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。
能够支持逻辑门数在百万门以上的逻辑器件的开发,并且为第三方工具提供了无缝接口。
QuartusⅡ支持的器件有:
StratixⅡ、StratixGX、Stratix、Mercury、MAX3000A、MAX7000B、MAX7000S、MAX7000AE、MAXⅡ、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、CycloneⅡ、APEXⅡ、APEX20KC、APEX20KE和ACEX1K系列。
QuartusⅡ软件包的编程器是系统的核心,提供功能强大的设计处理,设计者可以添加特定的约束条件来提高芯片的利用率。
在设计流程的每一步,QuartusⅡ软件能够引导设计者将注意力放在设计上,而不是软件的使用上。
同时,自动的错误定位、完备的错误和警告信息,使设计修改变得简单容易。
2可编程逻辑器件在电子系统设计中应用
2.1设计任务
利用FPGA设计一个程控波形发生器,系统时钟为48MHz。
基本要求:
1)具有产生正弦波周期性波形的功能;
2)具有产生方波周期性波形的功能;
3)具有产生三角波或锯齿波周期性波形的功能;
4)具有波形存储功能;
5)输出波形频率范围100Hz~10kHz;
6)输出波形幅度范围为﹣5V~5V。
其他要求:
1)输出波形频率范围100Hz~10kHz,重复频率可调,频率步进间隔≤100Hz;
2)输出波形幅度范围为﹣5V~5V,幅度可调,幅度步进间隔为0.1V。
3)具有选择产生正弦波、方波、三角波或锯齿波周期性波形的功能;
4)具有生成由基波及其谐波(5次以下)线性组合的波形的功能;
5)具有产生ASK、FSK或PSK波形功能。
2.2总体设计方案
2.2.1总体设计框图
图11程控波形发生器总体设计框图
2.2.2设计说明
本设计中采用软硬件结合的方式,其中波形发生模块可以采用FPGA或者单片机来实现,以下的硬件设计电路为使用单片机AT89C51设计的波形发生控制模块,而软件部分则采用FPGA来实现。
其后的D/A转换和放大电路统一由硬件来完成。
2.3硬件电路设计
2.3.1硬件设计电路
1、总体设计电路原理图(以AT89C52设计为例)
图12硬件设计电路
2.3.2设计说明
1、D/A转换模块的设计
D/A转换器负责将ROM输出的数据转换成模拟信号,经滤波电路后输出。
输出波形分频率上限与D/A器件的转换速度由重要关系。
采用的是DAC0832作为A/D转换器件。
DAC0832是8位D/A转换器,转换周期为1μs,其引脚信号可以直接与FPGA目标芯片相接。
图13DA芯片转换电路图以及引脚图
图63为其芯片的引脚图。
各引脚的说明如下:
ILE:
数据锁存允许控制信号输入口线,高电平有效;
WR1、WR2:
写信号1、2,低电平有效;
XFER:
数据传输控制信号,低电平有效;
VREF:
基准电压,可正可负,-10V~+10V;
RFB:
反馈电阻端;
IOUT1/IOUT2:
电流输出端;
AGND/DGND:
模拟地与数字地。
在高速情况下,此二GND地的连接线必须尽可能短,且系统的单点接地点须接在此连续的某一点上。
程序中的正弦波等的波形数据由64个点构成,此数据经DAC0832,并经过滤波器后,得到光滑的正弦波。
D/A转换量是以电流形式输出的,所以必须将其变为电压信号才能送入放大电路。
2、放大电路模块的设计
图14LM324放大电路图
放大电路可考虑采用LM324放大芯片,而且参数计算容易,对系统要求不高。
因此在本设计中,利用该LM324放大电路图就可以达到要求。
2.4软件设计
2.4.1方案总体设计思路
利用FPGA来完成设计。
FPGA编程灵活,可以实现三角波和正弦波的数字化处理,将一个周期内的采样点存储起来,生成频率和幅值都可调的正弦波、三角波、方波及锯齿波,再通过D/A转换和滤波电路便可得到模拟波形。
利用该方法,编程简单,实现灵活。
2.4.2总体设计框图
图15总体设计框图
2.4.3系统组成及工作原理
完整的系统由4个部分组成:
输入控制电路,波形发生控制电路,D/A转换器和滤波电路。
波形发生控制电路由FPGA来完成,正弦波在一个周期内的波形可以通过数字采样,即用64个幅值离散的等间隔采样点表示。
FPGA波形发生控制电路通过外来控制信号和高速时钟信号,向波形数据ROM发出地址信号。
波形ROM中存有发生器的波形数据,如正弦波数据。
当接受来自FPGA的地址信号后,将从数据线输出相应的波形数据。
取出采样点的幅值,这样就可以产生数字化的波形。
采样点越多,那么得到的波形就越光滑,但是相应的存储器的容量就需要得越大,因此,需要正确的选择采样点数,本设计采用64个点,以满足波形光滑度和存储器容量适中的双重要求。
图65为其系统工作原理框图。
D/A转换器负责将ROM输出的数据转换为模拟信号,经滤波电路后输出。
输出波形的上限频率和D/A器件的转换速度有重要关系,采用的是DAC0832作为A/D转换器件。
2.4.4软件部分系统组成原理图
图16软件部分系统组成原理图
2.4.5各底层模块设计(软件部分)
1、输入模块设计
1、模块功能介绍
输入模块采用普通的按键输入,即通过按键选择输出波形的种类,同时也通过键盘输入来改变波形的频率。
由于手动操作按键刚按下或刚抬起时常引起按键自带的机械簧片反弹,引发按键状态的高频抖动,致使产生许多杂乱的高频脉冲,这种信号的不稳定现象势必给系统电路带来假象。
为此,需要在按键与系统间
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 技术 波形 发生器 毕业设计 论文