电子产品设计报告 2Word格式.docx

电子产品设计报告 2Word格式.docx

《电子产品设计报告 2Word格式.docx》由会员分享，可在线阅读，更多相关《电子产品设计报告 2Word格式.docx（19页珍藏版）》请在冰豆网上搜索。

本次实验主要采用锁相式频率合成器，它分为直接式频率合成器和吞脉式频率合成器。

设计中由于线路繁琐，所以使用了许多的集成电路，总体来说合成器的设计可以分为三个部分，制作时需注意每个部分的正确性，注意版面的协调，整洁，合成的频率范围是1KHZ---99KHZ.

关键字：

频率合成振荡器锁相环集成块数码管

目录

1引言............................................................4

2数字频率合成器的设计指标........................................5

2.1设计指标....................................................5

2.2设计要求....................................................5

2.3制作要求....................................................5

3数字频率合成器的组成及工作原理..................................6

3.1数字频率合成器的组成........................................6

3.11直接式频率合成器........................................6

3.1.2、吞脉冲式频率合成器...................................7

3.2锁相环路的工作原理........................................8

3.2.1、锁相环路的组成.......................................8

3.2.2、锁相环路的基本特性...................................9

3.2.3、常用集成锁相环路CD4046简介.........................10

3.3参考振荡器的工作原理......................................12

3.1.1参考分频器的工作原理................................13

3.1.2可变分频器和分频比控制器的工作原理..................14

3.4消抖动电路的工作原理......................................16

3.5数码显示电路的工作原理....................................16

4数字频率合成器的设计..........................................18

5实验数据......................................................22

结论..........................................................23

参考文献......................................................23

附录..........................................................24

1引言

随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。

为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。

频率合成器：

通过对频率进行加、减、乘、除的运算，可从一个高稳定度和高准确度的标准频率源，产生大量的具有同一稳定度和准确度的不同频率。

频率合成的方法很多，大致可分为直接合成法和间接合成法俩种。

直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。

直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。

但它也存在一些不可克服的缺点，用这种方法合成的频率范围将受到限制。

更重要的是由于大量的倍频，混频等电路，就要有不少滤波电路，使合成器的设备十分复杂，而且输出端的谐波、噪声及寄生频率难以抑制。

而间接合成法就是利用锁相环路的窄带跟踪特性来得到不同的频率。

频率合成器是从一个或多个参考频率中产生多种频率的器件。

它在信息通信方面得到了广泛的应用，并有新的发展。

频率合成器的核心组成是锁相环路（PLL）。

锁相的意义是一种相位负反馈控制系统，它利用相位的稳定来实现频率锁定，即“锁相”。

控制电路是利用反馈原理实现对自身的调节与控制。

AGC、AFC、PLL分别对交流信号的三个参数振幅、频率、相位进行自动控制。

能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

实现锁相的方法称为“锁相技术”。

锁相环路广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

2数字频率合成器的设计指标

2.1、设计指标：

（1）要求频率合成器输出的频率范围；

（2）频率间隔为；

（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于；

（4）数字显示输出频率；

（5）频率调节采用计数方式，电路设计中要求有消抖动设计。

2.2、设计要求：

（1）要求设计出数字锁相式频率合成器的电路。

（2）数字锁相式频率合成器的各部分参数计算和器件选择。

（3）数字锁相式频率合成器的仿真与调试。

2.3、制作要求：

自行装配和调试，并能发现问题解决问题。

测试主要参数：

包括晶体振荡器输出频率；

1/M分频器输出频率；

1/N可编程分频器的测试；

锁相环的捕捉带和同步带测试。

3数字频率合成器的组成及工作原理

频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。

锁相式频率合成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪声和杂散。

是目前应用最为广泛的一种频率合成方法。

3.1数字频率合成器的组成

数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。

3.1.1、直接式频率合成器

典型的直接式频率合成器组成框图如图4-1所示。

它由参考振荡器、参考分频器、鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器等部分组成。

3.1.2、吞脉冲式频率合成器

吞脉冲式频率合成器也称变模分频频率合成器。

在直接式频率合成器中，VCO的输出频率是直接加在可编程分频器上的。

目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。

加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。

若以减小参考频率的办法来维持原来的频率分辨力，这又将造成转换时间的加长。

最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。

它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分频器要快得多。

吞脉冲式频率合成器组成框图如图4-2所示。

3.2锁相环路的工作原理

锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。

锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。

3.2.1、锁相环路的组成

锁相环路的基本组成框图如图4-3所示。

它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。

其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。

（1）鉴相器（PD）

鉴相器的组成框图如图4-4所示，它是一个相位比较装置。

它把输入信号和压控振荡器的输出信号的相位进行比较，产生对应于两信号相位差的误差电压。

（2）环路滤波器（LF）

在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴相器输出的误差电压中的高频分量和干扰分量，得到控制电压，常用的环路滤波器有RC低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。

（3）压控振荡器（VCO）

压控振荡器是振荡频率受控制电压控制的振荡器。

实际上是一种电压-频率变换器。

可以通过改变控制电压来改变压控振荡器的频率。

压控振荡器频率随控制电压变化的曲线称为压控特性曲线。

压控特性曲线一般为非线性，如图4-9所示。

3.2.2、锁相环路的基本特性

（1）捕捉与锁定特性

若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。

在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。

（2）自动跟踪特性

若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。

（3）锁相环路的捕捉带与同步带

环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作ΔfP。

环路所能跟踪的最大频率范围称同步带，记作ΔfH。

当f0＞fP时，环路将不能锁定。

当f0＞fH时，环路将不能跟踪。

一般有fH＞fP。

3.2.3、常用集成锁相环路CD4046简介

CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。

采用16脚双列直插式，图4-11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。

从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。

CD4046的内部功能框图

各引脚功能如下：

1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极。

（1）鉴相器PDI和PDII

CD4046芯片内的鉴相器PDI是一个数字逻辑异或门，由于CMOS门输出电平在0～VDD之间变化。

所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。

该鉴相器主要应用在调频波的解调电路中。

PDII是一个由边沿控制的数字比相器和互补CMOS输出结构组成的三态输出式鉴相器。

由于数字比相器仅在ui和uv的