基于DSP的实时语音处理设计文档格式.doc
- 文档编号:15505640
- 上传时间:2022-11-02
- 格式:DOC
- 页数:14
- 大小:1,015KB
基于DSP的实时语音处理设计文档格式.doc
《基于DSP的实时语音处理设计文档格式.doc》由会员分享,可在线阅读,更多相关《基于DSP的实时语音处理设计文档格式.doc(14页珍藏版)》请在冰豆网上搜索。
基于DSP的实时语音处理系统,它具有可选择的信号采样速率和高性能的数字信号处理能力,不仅可以用来对立体音频信号进行实时编解码处理,还可以用来作为高速的实时信号采集与处理板使用。
它包括多路语音实时采集,压缩处理,存储功能等基本功能。
根据设计要求中的要点,所要设计的基于DSP的实时语音处理系统功能是,它能同时输入至少两路音频信号,而且能够对两路输入信号进行实时采集并将模拟信号数字化,然后对信号进行数字信号处理,并能够根据要求存储不少于10小时的录音,最后输出音频信号。
那么在设计系统过程中,为满足要求要有信号采集,模/数及数/模转换,数字信号处理部分,包括数据压缩等,电源电路,复位电路,时钟电路。
信号特征分析
音频信号经过高精度高速的ADC转换后得到一串数字信号,分帧输入到波形输入缓冲区RAM。
然后由手动控制一种或几种处理算法将音频信号调入TMS320C5402的内部进行高速运算。
经过处理的音频信号,再输入到高精度高速的DAC转换器中,还原成模拟的声音信号,经音箱功率放大电路放大输出。
2.本设计的任务
1.输入信号为2路语音信号,要求系统能对2路输入信号进行实时采集、数字化处理、压缩、存储(录音),要保证一定的录音质量,录音时间不少于10小时。
2.根据已知参数对输入信号特征进行分析、需求分析,选择确定DSP芯片型号、语音采集芯片型号,完成系统硬件设计。
2.1本设计的实现方案
1、系统结构框图:
高精度高速
音频信号ADC
波形输入
缓冲区RAM
TMS320
VC5402
波形输出
音频信号DAC
音频处理程序
存储区EPROM
语音信号
存储器
SDRAM
电源
复位电路
图1系统结构图
音频系统应该具有较宽的动态范围,选择16~24位的ADC和DAC能完全捕获或恢复高保真的音频信号。
系统的核心芯片(DSP)选用美国TI公司的TMS320VC5402[1](以下简称'
C5402)。
2、DSP芯片模块是整个实时语音处理系统的核心部分,它对经数字化的信号进行压缩,编解码等。
A/D转换模块功能是把模拟信号数字化,包括采集和量化,这部分为DSP处理语音数字信号做好了准备;
D/A转换模块就是把数字信号转换为模拟的信号,输出音频信号。
SDRAM(动态随机存储器)存储器模块主要是为DSP处理器扩展存储容量,达到要求的存储容量;
但要注意的是要与DSP处理器的速度相匹配,以便良好的运行。
电源模块是为内部芯片及周边系统电路提供能量的部分。
3、DSP处理器:
作为DSP家族高性价比代表的16位定点DSP芯片,'
C5402适用于语音通信等实时嵌入应用场合。
与其它'
C54X芯片一样,'
C5402具有高度灵活的可操作性和高速的处理能力。
其性能特点如下:
操作速率可达100MIPS;
具有先进的多总线结构,三条16位数据存储器总线和一条程序存储器总线;
40位算术逻辑单元(ALU),包括一个40位桶形移位器和两个40位累加器;
一个17×
17乘法器和一个40位专用加法器,允许16位带/不带符号的乘法;
整合维特比加速器,用于提高维特比编译码的速度;
单周期正规化及指数译码;
8个辅助寄存器及一个软件栈,允许使用业界最先进的定点DSPC语言编译器;
数据/程序寻址空间为1M×
16bit,内置4K×
16bitROM和16k×
16bitRAM;
内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的8位并行HPI口、两个16位定时器以及6通道DMA控制器且低功耗。
与'
C54X系列的其它芯片相比,'
5402具有高性能、低功耗和低价格等特点。
它采用6级流水线,且当RPT(重复指令)时,一些多周期的指令就变成了单周期的指令;
芯片内部RAM和ROM可根据PMST寄存器中的OVLY和DROM位
可灵活设置。
2.2、硬件设计
1、C5402采用3.3V和1.8V电源供电,其中I/O采用3.3V电源供电,芯片的核采用1.8V电源供电。
而实际常用的只有5V电源,所以必须采用电源转换芯片。
选用TPS7301和TPS7333两块电源转换芯片(它们都是TI公司为配合DSP而设计的电源转换芯片),分别接上适当的外围电阻,构成电阻分压器,即可调整两块芯片的输出电压分别为3.3V和1.8V。
2、A/D电路PCM1800是双声道单片Δ-Σ型20位ADC,单+5V电源供电,信噪比为95dB,动态范围为95dB,其内部嵌有高通滤波器,具有PCM音频接口和四种数据格式,分为主控和受控两种模式,采样频率可选为32kHz、44.1KHz和48KHz。
3、PCM1800构成音频信号采集系统时,主要涉及到BCK(位时钟信号)、LRCK(采样时钟信号)、FSYNC(帧同步信号)、DOUT(数字信号输出)、SYSCLK(系统时钟输入)这几个对时序有要求的引脚。
通过对引脚MODE0和MODE1进行编程,可让PCM1800工作于主控模式(MasterMode)。
此时,BCK、LRCK、FSYNC均作为输出,其时序由PCM1800内部的时钟产生电路控制。
但SYSCLK只能由外部提供(这里用'
C5402的TOUT脚输出信号提供)。
PCM1800的系统时钟只能是256fs、384fs或者512fs,这里fs是音频信号采样频率。
在主控模式时,FSYNC用来指明PCM1800的DOUT输出的有效数据,它的上升沿表明一帧数据的起始,下降沿表明一帧数据的结束。
FSYNC的频率是采样时钟频率LRCK的2倍。
在此模式下,位时钟信号BCK的频率是采样时钟频率LRCK的64倍。
4、通过对PCM1800的FMT0、FMT1两引脚编程(FMT0=1,FMT1=0),可以设置PCM1800输出的数据格式为20位的IIS格式。
为了保证在数据处理时不影响新数据的接收以及在接收数据时不中断正在进行的数据处理过程,采用了多通道缓冲同步串口(McBSP)。
PCM1800与'
C5402连接后,C5402使用缓冲串口0接收数据,各种同步信号由PCM1800产生,'
C5402是被动接收各种信息。
PCM1800与C5402的硬件接线图如图2所示。
图2PCM1800与C5402的硬件接线图
5、电源管理功能模块
所用器件:
TPS73HD301(3.3-V/AdjustableOutput,)
该芯片一端输入可调,范围是(1.2-9.7V)
图3TPS73HD301
6、D/A电路PCM1744是双声道立体声DAC,包含数字滤波器和输出放大器,动态范围为95dB,具有多种采样频率可选,最高可达96kHz。
采用24位的IIS数据输入格式。
PCM1744的操作主要涉及到LRCIN(采样时钟信号输入)、BCKIN(位时钟信号输入)、SCKI(系统时钟输入)、DIN(数据输入)这几个对时序有要求的引脚。
PCM1744与C5402连接后,C5402使用缓冲串口1发送数据,各种时钟信号均由'
C5402产生,PCM1744被动接收各种信息。
PCM1744的系统时钟信号(SCKI)由C5402的TOUT引脚提供,TOUT是C5402的定时器输出信号引脚,有较强的驱动能力,可以驱动多个芯片。
PCM1744的数据接收时钟格式必须是IIS格式,C5402在缓冲串口寄存器中设置各种时钟方式时,必须满足IIS格式的要求。
C5402作为主动工作器件,可以对其缓冲串口输出信号进行调整。
输出的采样时钟信号、位时钟信号可以在McBSP寄存器SRGR1和SRGR2中设置,设置遵循图4的原则。
图4C5402时钟发生流程图
基本的时钟信号可以来自CPU时钟,也可以来自晶振时钟,这在SRGR2寄存器中的第13位设置。
基本时钟输入后,经CLKGDV(SRGR1的第7位到第0位)所设置的值进行第一次分频,得到位时钟信号(由BCLKX1脚输出)。
值得注意的是,位时钟信号最高为DSP频率的一半。
位时钟信号经FPER(SRGR2的第11位到第0位)和FWID(SRGR1的第15位到第8位)所设置的值进一步分频得到采样时钟信号(由BFSX1脚输出),FPER和FWID分别设置采样时钟信号的低电平和高电平的时间值。
C5402与PCM1744的硬件接线如图5所示。
图5PCM1744与C5402接线图
PCM1800完成音频信号采集后,在DSP的外扩程序存储器中嵌入相应的处理算法,语音信号经处理后,再从PCM1744输出。
7.复位电路:
所用芯片为74HC14
图6复位电路
存储器模块:
所用芯片为MT48LC8M8A2TG-75
存储容量Density为64Mb
数据宽度16位
工作电压3.3V
TSOP封装54管脚
时钟速率133MHz
图7芯片为MT48LC8M8A2TG-75
3、软件设计
在本课程设计中的一些主要的程序
语音的采集滤波与放大
intdIn[21]={0},mOut[21]={0};
//定义dInmOut
chardOut;
charhn[21]={0.05};
intRead_BSP1(void);
voidWrite_BSP1(int);
voidLed_Light(void);
intAGC_audio(int);
//Mainprogram
voidmain()
{
init_board();
while
(1)
{inti,j;
dOut=0;
for(i=0;
i<
21;
i++)
{dIn[i]=Read_BSP1();
mOut[i]=AGC_audio(dIn[i]);
//将采集大信号放大
for(j=0;
j<
21;
j++)
dOut=dOut+mOut[i]*hn[j];
//将放大后大信号通过滤波器
}
AGC放大
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 DSP 实时 语音 处理 设计