计算机组成实验报告Word格式文档下载.docx

计算机组成实验报告Word格式文档下载.docx

《计算机组成实验报告Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《计算机组成实验报告Word格式文档下载.docx（18页珍藏版）》请在冰豆网上搜索。

二、熟悉总线单部件写和多部件读的功能特性。

【实验内容】

一、熟悉触发器用法，能够对触发器进行读写

二、在触发器的基础上，利用统一时序实现“总线写”和“统一读”的功能

【实验步骤】

一、熟悉触发器的用法，能够对触发器进行读写（本实验主要讲述D触发器，对于其他类型的触发器，其原理是类似的）

1、为本设计实验建立一个专门文件夹。

2、双击桌面上MultimediaLogic的图标，即新建一个文档。

3、选择元器件

在默认的条件下，文档区域会出现一个可以移动的工具箱。

通过单击工具箱中的工具，即选定相应的工具，然后在文档中单击，即可以把相应的工具放置在文档中单击的位置。

最后，按照下面的原理框图绘制逻辑电路图。

4、存盘

File→SaveAs，将已经设计好的逻辑电路图保存到刚才建立的文件夹中，其扩展名为.lgi。

5、运行

在运行的过程中，通过拨动开关实现0或1的锁存。

二、在触发器的基础上，利用统一时序实现“总线写”和“统一读”

在运行的过程中，通过拨动开关实现单个部件总线写操作和多个部件总线读操作。

【实验报告】

一、MML环境下绘制的原理图

1.1触发器原理图（D触发器）

1.2“总线写”和“统一读”

二、记录实验数据

2.1触发器

D

CP

Q

Q’

↑

1

2.2“总线写”和“统一读”

实现“总线写”操作的开关波动序列为：

1、在总线上写入逻辑“1”，

先将开关C1置1，在将开关C2置1，最后将三态门开关C3置1，此时，总线上便写入了逻辑“1”；

2、在总线上写入逻辑“0”，

先将开关C1置0，在将开关C2置1，最后将三态门开关C3置1，此时，总线上便写入了逻辑“0”。

实现“统一读”操作的开关波动序列为：

将总线上的信号读入到触发器D1中：

将开关C4置1；

将总线上的信号读入到触发器D2和D3中：

将开关C7置1；

将触发器D1的输出信号写入总线中：

将开关C3置0，再将对应的三态门开关C5置1，以免总线会有不同的输入信号。

将触发器D2和D3的输出信号写入总线：

同上

2.2存储器设计实验

一、熟悉MML的运行环境,并利用本软件完成相关的电路设计。

二、熟悉存储器的用法

三、熟悉ROM和RAM的功能特性

一、利用Memory部件构造ROM

二、利用Memory部件构造RAM

由于一些通用的步骤在2.1节总线设计实验中已经有提到，这里不再详述。

这里主要讲解一些在设计过程中比较重要的过程，以及给出重要步骤中一些原理框图。

一、利用Memory，开关和显示器构造MAR和MDR及其输入与输出

上图给出了MAR和MDR的框图，在构造MAR和MDR的过程中，将地址输入端开关置零，数据输入端开关用8个开关进行控制，而读写控制端开关用1个开关进行控制。

Memory的输出对于MAR和MDR而言，其连接方式是不同的。

对于MAR，Memory的输出是与RAM或ROM的地址输入端相连；

对于MDR，Memory的输出是与RAM的数据输入端相连。

为了能够显示Memory的输出结果，其输出端与RAM或ROM连接的同时，也与8段LED相连。

二、利用Memory部件构造ROM和RAM，并且实现读写功能

对于利用Memory部件构造ROM，将ROM的数据输入端和读写控制端置零，地址输入端与MAR的输出信号相连，其输出信号连接8段LED灯。

下图给出了ROM的逻辑框图，根据逻辑框图，画出其电路原理图。

对于利用Memory部件构造RAM，将RAM的数据输入端与MDR的输出信号相连，地址输入端与MAR的输出信号相连，用开关连接其读写控制端，其输出用8端LED灯显示。

下图给出了RAM的逻辑框图，根据逻辑框图，画出其电路原理图。

三、利用数据文件对存储器内容进行初始化的步骤

由于在设计这些器件时，都用到了Memory这个最基本的器件，而对于Memory这个器件，必须利用数据文本对其进行初始化。

对于设计MAR和MDR器件，由于Memory器件的地址输入端的输入信号不变，我们就在其数据文本中写入“00”，这样便可在运行之初，使MAR和MDR输出为“00”。

而对于ROM和RAM器件，由于Memory器件的地址输入端的输入信号会改变，同时为了能够更加清楚地看到自己的实验结果，因此我们在MAR和MDR的数据文本中写入“00”~“FF”，这样，我们就能根据其地址输入端的输入信号判断其输出是否正确。

一、在MML环境下绘制的原理图

1.1MAR原理图

实现MAR写操作的开关波动序列为：

由于我们在MAR的数据文本中写入的是“00”，因此在运行之初，MAR的输出信号为“00”。

你可以将MAR的数据输入端的输入信号任意设置一个值，比如“FF”，即数据输入端的所有开关都置1。

再将MAR读写控制端开关置1，此时，“FF”已经输入到MAR中地址为0的空间中，即“FF”替代了最初的“00”，但并没有通过输出端进行显示。

最后将读写控制端信号置0，即将MAR中地址为0的内容输出，此时，MAR的输出显示为“FF”

1.2MDR原理图

实现MDR写操作的开关波动序列为：

由于我们在MDR的数据文本中写入的是“00”，因此在运行之初，MDR的输出信号为“00”。

你可以将MDR的数据输入端的输入信号任意设置一个值，比如“FF”，即数据输入端的所有开关都置1。

再将MAR读写控制端开关置1，此时，“FF”已经输入到MDR中地址为0的空间中，即“FF”替代了最初的“00”，但并没有通过输出端进行显示。

最后将读写控制端信号置0，即将MDR中地址为0的内容输出，此时，MDR的输出显示为“FF”。

1.3ROM原理图

实现ROM读操作的开关波动序列为：

对于ROM读操作，我们要先得到ROM的地址，才能从ROM中相应地址读出对应的数据。

然而，怎么得到ROM的地址呢？

我们是用MAR的输出信号给出ROM的地址的。

因此，我们先在MAR的数据输入端的开关C1给出一个输入信号，再将MAR的读写控制端从低电平换到高电平，再换到低电平，此时，MAR数据输入端的信号已经通过MAR显示在其输出端了。

由于ROM读写控制端始终为0，因此，当MAR的输出信号改变时，此时，便将ROM中地址为MAR输出信号的内容进行输出。

最后，将MDR读写控制端开关C2从低电平换到高电平，再换到低电平，便将相应的数值写入MDR并通过8位LED灯进行显示。

1.4RAM原理图

实现RAM写操作的开关波动序列为：

要实现RAM写操作，需要按照以下步骤进行操作：

1、拨动MAR的数据输入端的开关给出任意一个值，比如“00000010”;

2、拨动MAR读写控制端开关C1，使其从低电平变到高电平，再变到低电平，此时，MAR的输出信号显示为“02”；

3、由于RAM读写控制端开关C3的初始状态为低电平，且由于RAM的数据文本为“00”~“FF”，此时，便将RAM中地址为“02”位的内容进行输出，即RAM的输出信号为“02”；

4、在MDR的数据输入端的开关中任意输入一个值，为了能够更好的体现RAM的功能，此时不要将输入设置为“00000000”或者“00000010”，这里我们假定输入为“00000011”；

5、拨动MDR读写控制端开关C2，使其从低电平变到高电平，再变到低电平，此时，MDR的输出信号显示为“03”；

6、最后拨动RAM读写控制端开关C3，使其从低电平变到高电平，再变到低电平，此时，便将数值“03”写入了RAM中地址“02”位中，其输出结果为“03”。

2.3IO设计实验

1、熟悉MML的运行环境,利用本软件完成相应的电路设计。

2、熟悉输入设备和输出设备。

3、在输入设备和输出设备的基础上，完成I/O设备和主机交换信息的其中一个控制方式，这里主要完成程序查询方式设计，中断方式在综合实验里面设计。

利用MML的各种IO部件，实现程序查询方式相应电路

一、I/O设计实验的总体结构

在设计I/O实验时，我们用开关信号控制译码器的地址线，进而控制译码器的输出信号。

在这个实验中，我们假定当译码器输出信号为“1011”时（在这个实验中，我们将其设为“2”），对外设进行清零；

当译码器输出信号为“0111”时（在这个实验中，我们将其设为“3”），让外设进行工作；

当译码器输出信号为“1101”时（在这个实验中，我们将其设为“1”），将外设的末位写入数据总线；

当译码器输出信号为“1110”时（在这个实验中，我们将其设为“0”），将外设的所有位写入数据总线。

下图为I/O设计实验总体结构的原理框图，根据此原理框图，设计出相应的电路图。

二、利用计数器构造外设

由于采用程序查询方式实现主机和I/O设备交换信息，要求I/O接口内设置一个能反映I/O设备是否准备就绪的状态标记，CPU通过对此标记的检测，可得知I/O设备的准备情况。

由于计数器的输出端有一个溢出信号，可以作为该设备是否准备就绪的状态标记，因此，我们利用计数器来构造外设。

由于计数器本身没有时钟信号，因此我们利用振荡器在计数器外部形成一个时钟信号，但由于振荡器高低电平存在时间太短，因此我们要对其功能特性进行设置，在这里我们将其高低电平值均设为10000000。

由于计数器涉及到清零和计数功能，因此需要将译码器的输出信号“2”和“3”，经过一定的逻辑关系连接到计数器的时钟信号端。

将计数器的置位端接0，将译码器的清零信号“2”在经过非门之后连接到计数器的复位端。

下图是计数器构造外设的原理框图，根据原理框图，设计相应的电路。

三、状态触发器的实现

在设计状态触发器时，由于要使D触发器保持在高电平状态（清零时除外），而对于清零信号“2”，当其为低电平时，执行清零功能；

当其为高电平时，清零功能无效。

因此，将清零信号“2”与D触发器的D端想连接。

而对于D触发器的时钟信号，由于计数器溢出信号C2对D触发器产生作用，因此溢出信号C2是D触发器时钟信号的一个输入；

同时，由于清零功能有效时，也需要将D触发器清零，所以，清零信号“2”是D触发器时钟信号的另一个输入。

下图是状态触发器实现的原理框图，根据原理框图，设计相应的电路。

四、数据缓冲寄存器实现

数据寄存缓冲器是用器件Memory来构造的。

由于其只是实现数据缓冲作用，因此，将该器件的地址输入端接地，并将其数据文本写为“00”。

由于计数器溢出时，计数器的输出信号显示为“00”，为了数据缓冲寄存器的输出能有所改变，因此，将计数器输出信号接非门后，再与数据缓冲寄存器的数据输入端相连。

至于数据缓冲寄存器的读写控制端，其与溢出信号C2相连，这样当计数器溢出信号从高电平变成低电平时，计数器输出信号取反之后会通过数据缓冲寄存器进行输出。

数据寄存器的输出与8端LED灯相连。

下图是数据缓冲寄存器的原理框图，根据原理框图，设计相应的电路。

五