Verilog实验报告电子Word文档格式.docx
- 文档编号:15352138
- 上传时间:2022-10-29
- 格式:DOCX
- 页数:21
- 大小:165.85KB
Verilog实验报告电子Word文档格式.docx
《Verilog实验报告电子Word文档格式.docx》由会员分享,可在线阅读,更多相关《Verilog实验报告电子Word文档格式.docx(21页珍藏版)》请在冰豆网上搜索。
2、添加文件到工程
3、编译文件
4、查看编译后的设计单元
5、将信号加入波形窗口
6、运行仿真
实验描述如下:
modulemy_and(a_out,a1,a2);
outputa_out;
inputa1,a2;
wires1;
nand(s1,a1,a2);
nand(a_out,s1,1'
b1);
endmodule
modulemy_not(n_out,b);
outputn_out;
inputb;
nand(n_out,b,1'
modulemy_or(o_out,c1,c2);
outputo_out;
inputc1,c2;
wires1,s2;
nand(s1,c1,1'
nand(s2,c2,1'
nand(o_out,s1,s2);
endmodule
moduleMY_XOR(z,x,y);
outputz;
inputx,y;
wirea1,a2,n1,n2;
my_notSTEP01(n1,x);
my_notSTEP02(n2,y);
my_andSTEP03(a1,n1,y);
my_andSTEP04(a2,n2,x);
my_orSTEP05(z,a1,a2);
Endmodule
modulestimulus;
regX,Y;
wireOUTPUT;
MY_XORxor01(OUTPUT,X,Y);
initial
begin
$monitor($time,"
X=%b,Y=%b---OUTPUT=%b\n"
X,Y,OUTPUT);
end
X=1'
b0;
Y=1'
#5X=1'
b1;
end
endmodule
二、实验结果
波形图:
三、分析和心得
通过这次的实验,我基本熟悉Modelsim软件,掌握了Modelsim软件的编译、仿真方法。
同时在编写程序的过程中,加深了我对课上所讲的HDL的语法的认识。
实验二二进制全加器设计
(1)熟悉VerilogHDL元件实例化语句的作用
(2)熟悉全加器的工作原理
(3)用VerilogHDL语言设计一位二进制全加器,并仿真,验证其功能
一位全加器使用乘积项之和的形式可以表示为:
sum=a·
b·
c_in+a’·
c_in’+a’·
b’·
c_in+a·
c_in’
c_out=a·
b+b·
c_in
其中a,b和c_in为输入,sum和c_out为输出,只使用与门,或门,非门实现一个一位全加器,写出Verilog描述,限制是每个门最多只能有四个输入端。
编写激励模块对其功能进行检查,并对全部的输入组合输入组合进行测试。
实验要求
用VerilogHDL语言描述一位全加器,并使用modelsim仿真验证结果。
modulefulladd(sum,c_out,a,b,c_in);
outputsum,c_out;
inputa,b,c_in;
wires1,s2,s3,s4,a1,b1,c_in1,c1,c2,c3;
and(s1,a,b,c_in);
not(a1,a);
not(b1,b);
not(c_in1,c_in);
and(s2,a1,b,c_in1);
and(s3,a1,b1,c_in);
and(s4,a,b1,c_in1);
and(c1,a,b);
and(c2,b,c_in);
and(c3,a,c_in);
or(sum,s1,s2,s3,s4);
or(c_out,c1,c2,c3);
regA,B,C_IN;
wireSUM,C_OUT;
fulladdFA1(SUM,C_OUT,A,B,C_IN);
A=%b,B=%b,C_IN=%b,---C_OUT=%b,SUM=%b\n"
A,B,C_IN,C_OUT,SUM);
//
A=1'
d0;
B=1'
C_IN=1'
#5A=1'
d1;
End
实验结果波形:
三.分析和心得
通过这次试验我熟悉了VerilogHDL元件例化语句的作用,并且熟悉全加器的工作原理。
在一位全加器的过程中,也了解了如何调用模块。
实验三使用JK触发器设计一个计数器
一个同步计数器可以使用主从JK触发器来设计。
设计一个同步计数器,其逻辑图和JK触发器的逻辑图如书中图所示。
清零信号clear低电平有效,输入数据在时钟信号clock的上升沿被锁存,触发器在clock的下降沿输出;
当count_enable信号为低电平时停止计数。
写出同步计数器的Verilog描述和激励模块,在激励模块中使用clear和count_enable对计数器进行测试,并显示输出计数Q[3:
0]。
技术规范:
本次试验中共有三个模块,分别是JK主从触发器设计模块,计数器设计模块及激励模块。
对于JK触发器,共有四个输入端(j,k,clear,clock),两个输出端(q,qbar),根据其实际电路结构做出相应的设计;
对于计数器模块,有三个输入端(clear,clock,counter_clock),四个输出(Q[3:
0]),使用的是四个JK触发器和门电路组合,采用同步清零和同步脉冲构成四位同步计数器;
激励模块中根据技术模块输入端口进行相关赋值以便进行仿真观察;
三.实验步骤:
1.在modulesim软件中使用数据流建模进行四位计数器设计及输入;
2.进行编译及仿真。
四.源代码:
JK触发器模块:
modulem_c_jkff(q,qbar,J,K,clear,clock);
outputq,qbar;
inputJ,K,clear,clock;
wirea,b,c,d,y,ybar,cbar;
assigncbar=~clock;
assign#1a=~(J&
qbar&
clock&
clear),
b=~(K&
q&
clock),
y=~(a&
ybar),
ybar=~(y&
b&
c=~(y&
cbar),
d=~(ybar&
cbar);
assign#1q=~(c&
qbar);
assign#1qbar=~(d&
clear&
q);
计数器模块:
modulefour_count_ff(Q,clear,clock,count_enable);
output[3:
0]Q;
inputclear,clock,count_enable;
wirea1,a2,a3;
assigna1=count_enable&
Q[0],
a2=a1&
Q[1],a3=a2&
Q[2];
m_c_jkffm1(Q[0],,count_enable,count_enable,clear,clock);
m_c_jkffm2(Q[1],,a1,a1,clear,clock);
m_c_jkffm3(Q[2],,a2,a2,clear,clock);
m_c_jkffm4(Q[3],,a3,a3,clear,clock);
激励模块:
modulestimulus;
regclock,clear,count_enable;
wire[3:
CountQ=%bClear=%b"
Q[3:
0],clear);
four_count_fff1(Q,clear,clock,count_enable);
initial
begin
clear=1'
count_enable=1'
#10clear=1'
//#1count_enable=1'
//#50clear=1'
//#100count_enable=1'
//#100clear=1'
//#50count_enable=1'
clock=1'
forever#20clock=~clock;
#1000$finish;
Endmodule
实验四八功能算术运算单元
使用case语句设计八门功能的算术运算单元(ALU),输入信号a,b为4位,功能选择信号select为3位,输出信号out为5位。
忽略输出结果中的上溢和下溢。
1.在modulesim软件中使用case语句设计八门功能的算术运算单元(ALU)
2.进行编译及仿真。
modulealu(out,a,b,select);
output[4:
0]out;
input[3:
0]a,b;
input[2:
0]select;
reg[4:
always@(aorborselect)
case(select)
3'
b000:
out=a;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Verilog 实验 报告 电子