数电期末试卷习题全集.doc
- 文档编号:153371
- 上传时间:2022-10-04
- 格式:DOC
- 页数:39
- 大小:1.93MB
数电期末试卷习题全集.doc
《数电期末试卷习题全集.doc》由会员分享,可在线阅读,更多相关《数电期末试卷习题全集.doc(39页珍藏版)》请在冰豆网上搜索。
配有答案,答案在另一个文档里,自己找
1、数字电路只能处理信号,不能处理信号。
2、二进制数10001000对应的十进制数为,十六进制数为。
3、八进制数27.2对应的十进制数为,二进制数为。
4、二进制数-10110的原码为,补码为。
5、逻辑代数有和非三种基本运算。
6、相同变量构成的最小项mi和最大项Mi,应满足mi▪Mi=,mi+Mi=。
7、逻辑函数的“最小项之和”形式为,“最大项之积”形式为。
8、一个同步时序逻辑电路可用、和状态方程三组方程描述。
9、组合逻辑电路在任意时刻的稳定输出信号取决于。
10、逻辑函数表达式有和两种标准形式。
11、表示任意两位十进制数,需要()位二进制数
A6B7C8D9
12、为实现D触发器转换为T触发器,图3.12所示的虚线框内应是()。
A.或非门B.与非门C.异或门D.同或门
13、J-K触发器在CP时钟脉冲作用下,要使Q(n+1)=Q,则输入信号不能为()。
A.J=K=0B.J=Q,C.D.J=Q,K=0
14、在图3.16所示电路中,不能完成Q(n+1)=Q逻辑功能的电路是()。
15、实现两个四位二进制数相乘的组合电路,应有()个输出函数。
A.4B.8C.10D.12
得分
评卷人
复核人
三、公式化简(本大题共2小题,每小题10分,共20分)
16、试用公式化简法将下述逻辑函数化简为最简与或表达式。
1.
2.
得分
评卷人
复核人
四、卡诺图画简(本大题共1小题,每小题10分,共10分)
17、用卡诺图化简下面具有约束条件的逻辑函数:
得分
评卷人
复核人
五、判断说明题(本大题共1小题,每小题10分,共10分)
18、判断图(a)、(b)两个逻辑电路。
要求:
(1)指出哪个是组合逻辑电路,哪个不是组合逻辑电路,并说明理由。
(2)写出组合逻辑电路的输出函数表达式,并化简。
得分
评卷人
复核人
六、设计题(本大题共1小题,每小题15分,共15分)
19、设计一个组合逻辑电路,该电路输入端接收两个两位无符号二进制数A(A=A0A1)和B(B=B1B0),当A=B时,输出F为1,否则F为0。
试用合适的逻辑门构造出最简电路。
20、分析图5.41所示逻辑电路,说明电路功能。
试卷二:
1、二进制数1110101对应的十进制数为,八进制数为。
2、十六进制数19.8对应的二进制数为,十进制数为。
3、二进制数-0.1111的反码为,补码为。
4、若奇偶检验码PB4B3B3B1采用的是偶检验编码方式,则。
5、逻辑代数有三条重要规则是、、对偶规则。
6、由n个变量构成的任何一个最小项有种变量取值使其值为1,任何一个最大项目有种变量使其值为1。
7、逻辑函数的反函数,对偶函数。
8、消除组合逻辑电路中险象的常用方法有、和修改逻辑设计。
9、时序逻辑电路按其状态改变是否受统一定时信号控制,可将其分为两类
和。
10、对由与非门组成的基本R-S触发器,当R=、S=时,触发器保持原有的状态不变。
16、试用公式化简法将下述逻辑函数化简为最简与或表达式
1.
(1)
(2)
17、用卡诺图化简下面具有约束条件的逻辑函数:
18、分析下图组合电路,并写出输出方程。
19、该逻辑电路能对两个一位二进制数进行加法运算.求出“和”及“进位”。
20、分析图所示同步时序逻辑电路,说明该电路功能。
试卷三
1、二进制数0.110101对应的十进制数为,十六进制数为。
2、八进制数41.24对应的十六进制数为,十进制数为。
3、十进制数1012对应的二进制数为,八进制数。
4、2421码对应的十进制数为,二进制数为。
5、逻辑函数的反函数,对偶函数。
6、每个触发器可记录位二进制码,因为它有个稳态。
7、TTLTS门(三态电路)的三种可能输出状态是、、高阻态。
8、一个同步时序逻辑电路可用时钟方程、和三组方程描述。
9、在定点计算机中,“0”的原码有种形式,补码有种形式。
10、组合逻辑电路在任意时刻的稳定输出信号取决于
16、
17、
18、用卡诺图化简下函数
F(A,B,C,D)=Σ(0,1,2,3,4,6,8,9,10,11,12,14)
19、图所示电路是一个奇偶检测器,若输出F为0表示接收的代码正确,输出F为1表示接收的代码有误,试判断输入的奇偶检验码是采用奇检验编码还是偶检验编码?
说明理由。
20、设计一个奇偶检测器,当输入的四位代码中l的个数为偶数时,输出为1,否则输出为0.
试卷四
1、十进制数128的二进制数为,十六进制数为。
2、二进制数l0111111对应的八进制数为,十进制数为。
3、两输入与非门的输入为01时,输出为;两输入或非门的输入为01时,输出为
4、由与非门构成的基本RS触发器,其约束方程为。
5、逻辑函数的反函数,对偶函数。
6、一个同步时序逻辑电路可用、驱动方程和三组方程描述。
7、构造一个模10同步计数器需要个状态,需要4个触发器。
8、T触发器在时钟作用下的次态Q(n+1)取决于和。
9、四PROM的阵列是可编程的.阵列是固定的。
10、D触发器的特征方程。
16、
17、
18、组合逻辑电路和时序逻辑电路的定义以及区别。
19、用卡诺图化简下函数
F(A,B,C)=Σ(0,1,2,4,5,7)
20、用与非门设计一个三变量“多数表决电路”
21、分析图5.41所示逻辑电路,说明电路功能,并评价该设计的合理性。
5
1.将二进制数[101000]2转换为十进制数是。
2.基本的逻辑运算有、和非三种。
3.写出下列公式:
=;=。
4.数字电路内部的半导体器件都工作在状态。
5.D触发器的特性方程为。
6.D/A转换是指将信号转换成信号。
7.要构成六进制计数器,至少需要个触发器,其无效状态有个。
8.74LS148是驱动共阴数码管的显示译码器,当输入A3A2A1A0为0010时,输出abcdefg的逻辑状态为。
9.时序逻辑电路分为:
和。
10.单稳态触发器有一种态,有一种态。
1.以下代码中为无权码的为。
A.8421BCD码B.5421BCD码C.2421码D.余3码
2.一位十六进制数可以用位二进制数来表示。
A.1B.2C.4D.16
3.以下表达式中符合逻辑运算法则的是。
A.C·C=C2B.1+1=2C.0<1D.A+1=1
4.在何种输入情况下,“或非”运算的结果不是逻辑0。
A.全部输入是0B.全部输入是1
C.任一输入为0,其他输入为1D.任一输入为1
5. 对TTL与非门多余输入端的处理,不能将它们。
A.与有用输入端并联 B.接地
C.接高电平 D.悬空
6.为了使时钟控制的RS触发器的次态为1,RS的取值应为。
A.RS=00B.RS=01C.RS=10D.RS=11
7.用4个触发器组成十进制计数器,其无效状态个数为。
A.不能确定B.10个C.8个D.6个
8.为把50Hz的正弦波变成周期性矩形波,应当选用。
A.施密特触发器B.单稳态电路
C.多谐振荡器D.译码器
9.555定时器输出状态的改变有 现象,回差电压为 。
A.滞回, B.滞回, C.落差, D.落差,
10.将模拟信号转换为数字信号,应选用。
A.DAC电路B.ADC电路
C.译码器D.可编程器PLD
1.已知555定时器组成的施密特触发器如下图所示,如果已知其输入电压Ui的波形,试画出其输出电压Uo的波形。
(10分)
2.分析如图所示逻辑电路的功能。
(15分)
4.设计一个全减器,设Ai,Bi,Ci-1分别为某位的被减数、减数和低一位的借位,Si和Ci分别为该位的差和向高一位的借位,要求用74HC138实现。
(15分)
74HC138的逻辑图
6
1.CMOS电路输出端一定连接上拉电阻的是门;
2.一个逻辑变量有两种取值分别是____和___。
3.“与非”门的逻辑功能是有0出,全1出。
4.三态逻辑门输出有三种状态:
0态、1态和。
5.摩根定理公式,。
6.触发器按逻辑功能可分为RS触发器、、和T触发器四种。
7.时钟JK触发器特性方程是:
。
8.单稳态触发器在触发脉冲的作用下,电路由翻转到。
9.模/数转换
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 期末试卷 习题 全集