等精度测频Word文档下载推荐.docx
- 文档编号:15335590
- 上传时间:2022-10-29
- 格式:DOCX
- 页数:68
- 大小:632.66KB
等精度测频Word文档下载推荐.docx
《等精度测频Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《等精度测频Word文档下载推荐.docx(68页珍藏版)》请在冰豆网上搜索。
检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。
充分利用8051软核简化外围电路及降低系统设计的复杂度。
采用VHDL语言,成功的编写出了设计程序,并在QutusII软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。
最,给出了较详细的设计方法和完整的程序设计以及调试结果。
关键词:
EDA、FPGA、全同步、数字频率计、VHDL语言、8051
ABSTRACT
Frequencyisabasicparameterofelcetornicsfield,meanwhile,it’saver
importantParamete.Stableclockisveryimportantinhighelectronicssyetemdeterminingthesyetemperfermancedirectly.Withthedevelopmentoftechnologyofelectronics,thefrequencymeasurementSystemusinghigherclock,thefrequencymeasurementtechnologyhasverynicedevelopment.Indespiteofusingallotheradvancedfrequencymeasurementmethods,thePositiveandnegativelerrorswasaveryimportantfactorthatstopfrequencymeasurementprecisionimprovingallthrough.Thisdesignusesthedesignprincipleandthefrequencyofsuchprecision8051softnucleardomicroprocessors.ThroughanalyzingtheoriginofthePositiveandnegativegotanewfrequencymeasurementmethods:
checkingtmeasuredandstandardsignal’sPhase,ifthePhaseissynchronous.thenthecountersstartcountingwhenthesignal’sPhaseissynchronousagain.Thecounterstostoppingworking
byPhasein一Phasetoeliminatecountingerors,thengettingtherealfrequencythroughcalculating.Makefulluseofthe8051softIPsimplifiedperipheralcircuitandreducethecomplexityofthesystemdesign.thedesignofcompletedigitalcymometerwassuccessfulusingVHDLlanguage,successfulwritingoutdesignprogram,andinQutusIIsoftwareenvironment,andproceduresobtainedgoodeffect.Thedetailispresented,thedesignmethodandprogramdesignandcommissioningoffullresults.
Keywords:
EDA、FPGA、、Completeln-phase、DigtaICymomcter、VHDL、8051
目录
摘要I
ABSTRACTIII
绪论1
第一章系统分析与方案论证3
第二章微处理器的简介5
2.1FPGA简介5
2.1.1FPGA的工作原理5
2.1.2FPGA配置模式6
2.28051单片机IP软核应用系统构建7
2.2.18051单片机IP软核应用系统构建7
2.2.2K8051单片机软核基本功能和结构7
第三章频率计的工作原理11
3.1测频原理介绍11
3.2测周原理13
第四章系统硬件的设计与实现14
4.1系统的整体框图14
4.2K8051单片机软核实用系统构建和软件测试14
4.3测频模块的设计及调试15
第五章系统软件设计22
5.1系统软件总体设计22
5.2测频及测周程序设计22
5.3显示程序设计24
第六章系统整体调试25
结束语26
致谢27
参考文献28
附录29
附件1.总体硬件图29
附件2单片机控制程序30
绪论
随着数字电路应用越来越广泛,传统的通用数字集成电路芯片已经很难满足系统功能的要求,而且随着系统复杂程度的不断增加,所需通用集成电路的数量呈爆炸性增长,使得电路板的体积迅速膨胀,系统可靠性难以保证。
此外,现代电子产品的生命周期都很短,一个电路可能要在很短的时间内作改进以满足新的功能要求,对于通用集成电路来说则意味着重新设计和重新布线。
而可编程逻辑器件克服了上述缺点,它把通用集成电路通过编程集成到一块尺寸很小的硅片上,成倍缩小了电路的体积,同时由于走线短,减少了干扰,提高了系统的可靠性,又由于VHDL语言和verilog语言易于掌握与使用,设计相当灵活,极大地缩短了产品的开发周期。
本设计在FPCA技术越来越成熟,应用越来越广泛的情况下,使用成熟的FPGA技术来实现目前还不是很成熟的全同步数字频率计。
此设计具有重要的研究价值。
由于社会发展和科技发展的需要,信息传输和处理的要求的提高,对频率的测量精度也提出了更高的要求,需要更高准确度的时频基准和更精密的测量技术。
而频率测量所能达到的精度,主要取决于作为标准频率源的精度以及所使用的测量设备和测量方法。
目前,国内外使用的测频的方法有很多,有直接测频法、内插法、游标法、时间一电压变化法、事周期同步法、颇率倍增法、颇筹倍增注以及相桥比较法等等。
直接测频的方法较简单,但精度不高。
内插法和游标法都是采用模拟的方法,虽然精度提高了,但是电路设计却很复杂‘时间一电压变化法是利用电容的充放电时间进行测量,由于经过A/D转换,速度较慢,且抗干扰能力较弱。
多周期同步法精度较高的一种。
为了进一步的提高精度,通常采用模拟内插法或游标法与多周期同步法结合使用,虽然精度有了进一步的提高,但始终未解决士1个字的计数误差,而且这些方法设备复杂,不利于推广。
频率误差倍增法可以减小计数器的士1个字的误差,提高测量精度。
但用这种方法来提高测量精度是有限的,因为如要得到2x10-13一招的测量精度,就要把被测频率倍频到=1/2Hz=5000MHz,这无论是对倍频技术,还是对目前的计数器都是很难实现的。
频差倍增一多周期法是一种频差倍增法和差拍法相结合的测量方法。
这种方法是将被测信号和参考信号经经频差倍增使被测信号的相位起伏扩大,在通过混频器获得差拍信号,用电子计数器在低频下进行多周期测量,能在较少的倍增次数和同样的取样时间情况下,得到比测频法更高的系统分辨率和测量精度。
但是仍然存在着时标不稳而引入的误差和一定的触发误差。
以上只是对现存的几种主要的测频方法的概述,很显然从以上的分析中知道:
不同的测频方法在不同的应用条件下是具有一定的优势的,而在本论文中,我主要在多周期同步法的基础上,采用了全同步的测频方法。
主要是消除了士1个字的对时标信号的计数误差,而且在FPGA/CPLD芯片上实现,具有很大的优势.
总之,频率(时间)测量技术发展非常快.在频标方面,一方面是追求新的更高稳定度和准确度的新型频标,据报道,实验室中做出频率准确度优于1丁3的频标。
一方面是提供便于工业、科研应用的商品化频标,如小艳钟、铆频标、新型高稳定度晶体振荡器等这些工作多在计量研究与工业部门进行。
大量的工作在改进、创造新的测频原理、方法和仪器,以便以更高的精度、速度,自动进行测量和数据处理,并向多功能、小型化、高性价比方向发展。
在提高测频精度方面,值得特别提出的有全同步取样技术和可校准通用电子计数器技术,它们使测频精度提高到一个新的水平。
本文正是介绍了基于FPGA和8051软核单片机,利用EDA技术开发的等精度频率计。
第一章系统分析与方案论证
频率是电子技术领域永恒的话题,电子技术领域离不开频率,一旦离开频率电子技术的发展是不可想象的,就像现在的人离不开电一样。
为了得到性能更好的电子系统,科研人员在不断地研究着频率,CPU就是用频率的高低来评价其性能好坏,速度的高低,可见频率在电子系统中是多么重要.如何才能知道频率的数值呢?
当然是用频率计来测量。
为了准确的测出频率的多少,人们研究出了很多测频率的方法。
根据测频工作原理可将频率测量方法分成以下几类:
一、是利用电路的某种频率响应特性来测量频率,谐振测频法和电桥测频法是
这类测量方法的典型代表:
前者常用于低频段的测量,后者主要用于高频或微波频
段的测量。
谐振法的优点是体积小、重要轻、不要求电源等,目前仍获得广泛应用。
二、是利用标准频率与被测频率进行比较来测量频率,采用比较法测量频率,其准确度取决于标准频率的准确度。
拍频法、示波器法以及差频法等均属此类方法。
拍频法和示波器法主要用于低频段的测量,差频法则用于高频段的频率测量,它的显著优点是测试灵敏度高。
以上两种方法适合于模拟电路中实现,但是模拟电路没有数字电路稳定,因此数字电路出现后,马上就出现了数字频率计。
目前广泛使用的计数测频法则适合于数字电路实现。
该方法是根据频率的定义,记下单位时间内周期信号的重复次数,因此又称为电子计数器测频法。
常用数字频率测量方法有H法,T法和M/T法。
M法是在给定的闸门时间内,测量被测信号的脉冲个数再进行换算得出被测信号的频率,其测量精度取决于闸门时间的准确度和被测信号频率。
当被测信号频率较低时将产生较大误差,除非闸门时间取得很大。
T法是通过测量被测信号的周期,然后换算得出被测信号的频率。
其测量精度取决于被测信号的周期和计时精度,测信号频率较高时,对计时精度的要求就很高。
幼/T法具有以上2种方法的优点,当他通过测量被测信号数个周期的计数次数,然后换算得出被测信号的频率,可兼顾低频与高频信号,提高了测量精度。
但是,M法,T法和M/T法都存在士1计数误差问题。
M法在规定闸门时间内存在士1个被测信号的脉冲计数误差,T法或M/T法也存在士1个字的计时误差。
这个问题成为限制测量精度提高的一个重要原因。
本设计在研究总结上述方法的基础上,得出了一种新的频率测量方法,该方法利用相位全同步方法消除限制测量精度提高的士1个数
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 精度
![提示](https://static.bdocx.com/images/bang_tan.gif)