电容器的寄生作用与杂散电容Word文档下载推荐.docx

电容器的寄生作用与杂散电容Word文档下载推荐.docx

《电容器的寄生作用与杂散电容Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《电容器的寄生作用与杂散电容Word文档下载推荐.docx（7页珍藏版）》请在冰豆网上搜索。

“实际”电容器模型如图所示。

由于这些寄生元件决定的电容器的特性，通常在电容器生产厂家的产品说明中都有详细说明。

在每项应用中了解这些寄生作用，将有助于你选择合适类型的电容器。

那么表征非理想电容器性能的最重要的参数有哪些答：

最重要的参数有四种：

电容器泄漏电阻RL（等效并联电阻EPR）、等效串联电阻（ESR）、等效串联电感（ESL）和介电存储（吸收）。

电容器泄漏电阻，RP：

在交流耦合应用、存储应用（例如模拟积分器和采样保持器）以及当电容器用于高阻抗电路时，RP是一项重要参数，电容器的泄漏模型如图1所示。

然而实际电容器中的RP使电荷以RC时间常数决定的速率缓慢泄漏。

电解电容器（钽电容器和铝电容器）的容量很大，由于其隔离电阻低，所以漏电流非常大（典型值5～20nA/μF），因此它不适合用于存储和耦合。

最适合用于交流耦合及电荷存储的电容器是聚四氟乙烯电容器和其它聚脂型（聚丙烯、聚苯乙烯等）电容器。

等效串联电阻（ESR），RESR：

电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。

当有大的交流电流通过电容器，RESR使电容器消耗能量（从而产生损耗）。

这对射频电路和载有高波纹电流的电源去耦电容器会造成严重后果。

但对精密高阻抗、小信号模拟电路不会有很大的影响。

RESR最低的电容器是云母电容器和薄膜电容器。

等效串联电感（ESL），LESL：

电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。

像RESR一样，LESL在射频或高频工作环境下也会出现严重问题，虽然精密电路本身在直流或低频条件下正常工作。

其原因是用子精密模拟电路中的晶体管在过渡频率（transitionfrequencies）扩展到几百兆赫或几吉赫的情况下，仍具有增益，可以放大电感值很低的谐振信号。

这就是在高频情况下对这种电路的电源端要进行适当去耦的主要原因。

电解电容器、纸介电容器和塑料薄膜电容器不适合用于高频去耦。

这些电容器基本上是由多层塑料或纸介质把两张金属箔隔开然后卷成一个卷筒制成的。

这种结构的电容具有相当大的自感，而且当频率只要超过几兆赫时主要起电感的作用。

对于高频去耦更合适的选择应该是单片陶瓷电容器，因为它们具有很低的等效串联电感。

单片陶瓷电容器是由多层夹层金属薄膜和陶瓷薄膜构成的，而且这些多层薄膜是按照母线平行方式排布的，而不是按照串行方式卷绕的。

单片陶瓷电容的不足之处是具有颤噪声（即对振动敏感），所以有些单片陶瓷电容器可能会出现自共振，具有很高的Q值，因为串联电阻值及与其在一起的电感值都很低。

另外，圆片陶瓷电容器，虽然价格不太贵，但有时电感很大。

在电容器选择表中，我看到“损耗因数”这个术语。

请问它的含义是什么

好。

因为电容器的泄漏电阻、等效串联电阻和等效串联电感，这三项指标几乎总是很难分开，所以许多电容器制造厂家将它们合并成一项指标，称作损耗因数（disspationfactor），或DF，主要用来描述电容器的无效程度。

损耗因数定义为电容器每周期损耗能量与储存能量之比。

实际上，损耗因数等于介质的功率因数或相角的余弦值。

如果电容器在关心频带范围的高频损耗可以简化成串联电阻模型，那么等效串联电阻与总容抗之比是对损耗因数的一种很好的估算，即DF≈ωRESRC还可以证明，损耗因数等于电容器品质因数或Q值的倒数，在电容器制造厂家的产品说明中有时也给出这项指标。

介质吸收，RDA，CDA：

单片陶瓷电容器非常适用于高频去耦，但是考虑介质吸收问题，这种电容器不适用于采样保持放大器中的保持电容器。

介质吸收是一种有滞后性质的内部电荷分布，它使快速放电然后开路的电容器恢复一部分电荷，见图14.4。

因为恢复电荷的数量是原来电荷的函数，实际上这是一种电荷记忆效应。

如果把这种电容器用作采样保持放大器中的保

图144介质吸收作用使电容器快速放电然后开路以恢复原来一部分电荷

持电容器，那么势必对测量结果产生误差。

对于这种类型应用推荐的电容器，正如前面介绍的还是聚脂型电容器，即聚苯乙烯电容器、聚丙烯电容器和聚四氟乙烯电容器。

这类电容器介质吸收率很低（典型值＜001%）。

常见电容器特性比较见表141。

关于高频去耦的一般说明：

保证对模拟电路在高频和低频去耦都合适的最好方法是用电解电容器，例如一个钽片电容与一个单片陶瓷电容器相并联。

这样两种电容器相并联不但在低频去耦性能很好，而且在频率很高的情况下仍保持优良的性能。

除了关键集成电路以外，一般不必每个集成电路都接一个钽电容器。

如果每个集成电路和钽电容器之间相当宽的印制线路板导电条长度小于10cm，可在几个集成电路之间共用一个钽电容器。

关于高频去耦另一个需要说明的问题是电容器的实际物理分布。

甚至很短的引线都有不可忽视的电感，所以安装高频去耦电容器应当尽量靠近集成电路，并且做到引脚短，印制线路板导电条宽。

为了消除引脚电感，理想的高频去耦电容器应该使用表面安装元件。

只要电容器的引脚长度不超过15mm，还是选择末端引线电容器（wireendedcapacitors）。

电容器的正确使用方法如图145所示。

（a）正确方法（b）错误方法·

使用低电感电容器（单片陶瓷电容器）·

安装电容器靠近集成电路·

使用表面安装电容器·

短引脚、宽导电条

图电容器的正确使用杂散电容

前面我们已经讨论了电容器像元件一样的寄生作

表141各种电容器件性能比较表

类型典型介质吸收优点缺点

NPO陶瓷电容器吸收＜01%外型尺寸小、价格便宜、稳定性好、电容值范围宽、销售商多、电感低通常很低，但又无法限制到很小的数值（10nF）

聚苯乙烯电容器0001%～002%价格便宜、DA很低、电容值范围宽、稳定性好温度高于85°

C，电容器受到损害、外形尺寸大、电感高

聚丙烯电容器0001%～002%价格便宜、DA很低、电容值范围宽温度高于+105°

C，电容器受到损害、外形尺寸大、电感

聚四氟乙烯电容器0003%～002%DA很低、稳定性好、可在+125°

C以上温度工作、电容值范围宽价格相当贵、外形尺寸大、电感高

MOS电容器001%DA性能好，尺寸小，可在+25°

C以上温度工作，电感低限制供应、只提供小电容值

聚碳酸酯电容器01%稳定性好、价格低、温度范围宽外形尺寸大、DA限制到8位应用、电感高

聚酯电容器03%～05%稳定性中等、价格低、温度范围宽、电感低外形尺寸大、DA限制到8位应用、电感高

单片陶瓷电容器（高k值）＞02%电感低、电容值范围宽稳定性差、DA性能差、电压系数高

云母电容器＞0003%高频损耗低、电感低、稳定性好、效率优于1%外形尺寸很大、电容值低（＜10nF）、价格贵

铝电解电容器很高电容值高、电流大、电压高、尺寸小泄漏大、通常有极性、稳定性差、精度低、电感性

钽电解电容器很高尺寸小、电容值大、电感适中泄漏很大、通常有极性、价格贵、稳定性差、精度差

用，下面让我们讨论一下称作“杂散”电容（straycapacitance）的另一种寄生作用。

什么是杂散电容答：

像平行板电容器一样，（见图146）不论什么时候，当两个导体彼此非常靠近（尤其是当两个导体保持平行时），便产生杂散电容。

它不能不断地减小，也不能像法拉弟屏蔽一样用导体进行屏蔽。

C=×

ER×

Ad其中：

C=电容，单位pFER=空气介电常数A=平行导体面积，单位mm2d=平行导体间的距离，单位mm图146平行板电容器模型

杂散电容或寄生电容一般出现在印制线路板上的平行导电条之间或印制线路板的相对面上的导电条或导电平面之间，见图147。

杂散电容的存在和作用，尤其是在频率很高时，在电路设计中常常被忽视，所以在制造和安装系统线路板时会产生严重的性能问题，例如，噪声变大，频率响应降低，甚至使系统不稳定。

通过实例说明如何用上述电容公式计算印制线路板相对面上的导电条产生的杂散电容。

对于普通的印制线路板材料，ER=47,d=15mm，则其单位面积杂

散电容为3pF/cm2。

在250MHz频率条件下，3pF电容对应的电抗为2122Ω。

请问如何消除杂散电容答：

实际上从来不能消除杂散电容。

最好的办法只能设法将杂散电容对电路的影响减到最小。

那么应该如何减小杂散电容呢答：

减小杂散电容耦合影响的一种方法是使用法拉弟屏蔽（Faradayshield），它是在耦合源与受影响电路之间的一种简捷接地导体。

杂散电容是如何起作用的答：

让我们看一下图148。

图中境隽烁咂翟肷碫N如何通过杂散电容C耦合到系统阻抗Z的等效电容。

如果我们几乎或不能控制VN，或不能改变电路阻抗Z1的位置，那么最好的解决方法是插入一个法拉弟屏蔽。

图149示出了法拉弟屏蔽中断耦合电场的情况。

（a）电容屏蔽中断耦合电场（b）电容屏蔽使噪声电流返回到噪声源，而不通过阻抗Z1

请注意法拉弟屏蔽使噪声和耦合电流直接返回到噪声源，而不再通过阻抗Ｚ1。

电容耦合的另一个例子是侧面镀铜陶瓷集成电路外壳。

这种DIP封装，在陶瓷封装的顶上有一小块方形的导电可伐合金盖，这块可伐合金盖又被焊接到一个金属圈（metallizedrim）上（见图1410）。

生产厂家只能提供两种封装选择：

一种是将金属圈连接到器件封装角上的一个引脚上；

另一种是保留金属圈不连接。

大部分逻辑电路在器件封装的某一角上有一个接地引脚，所以这种器件的可伐合金盖接地。

但是许多模拟电路在器件封装的四个角上没有一个接地引脚，所以这·

侧面镀铜陶瓷DIP封装，有时有隔离的可伐合金盖·

该封装器件受容性干扰易受损坏，所以应尽可能接地图1410由可伐合金盖引起的电容效应种可伐合金盖被悬浮。

可以证明，如果这种陶瓷DIP封装器件的芯片不被屏蔽，那么它要比塑料DIP封装的同样芯片更容易受到电场噪声的损坏。

不论环境噪声电平有多么大，用户最好的办法是将任何侧面镀铜陶瓷封装集成电路凡是生产厂家没有接地的可伐合金盖接地。

为了接地可将引线焊接到可伐合金盖上（这样做不会损坏芯片，因为芯片与可伐合金盖之间热和电气隔离）。

如果无法焊接到可伐合金盖上，可使用接地的磷青铜片做接地连接，或使用导电涂料将可伐合金盖与接地引脚连接。

绝对不允许将没有经过检查的实际上不允许和地连接的可伐合金盖接地。

有的器件应将可伐合金盖接到电源端而不是接到地，就属于这种情况。

在集成电路芯片的接合线（bondwires）之间不能采用法拉弟屏蔽，主要原因是在芯片的两条接合线与其相联的引线框架之间的杂散电容大约为02pF（见图1411），观测值一般在005