数字时钟文档格式.docx
- 文档编号:15116840
- 上传时间:2022-10-27
- 格式:DOCX
- 页数:14
- 大小:415.16KB
数字时钟文档格式.docx
《数字时钟文档格式.docx》由会员分享,可在线阅读,更多相关《数字时钟文档格式.docx(14页珍藏版)》请在冰豆网上搜索。
前言3
1设计目标及方案3
1.1设计目标3
1.2系统方案及框图3
2单元电路设计3
2.1时间脉冲产生电路3
2.2时间计数器电路3
2.3译码及驱动显示电路3
2.4校时电路3
3组装与调试3
3.1组装3
3.2调试3
4系统元件清单3
5心得体会3
附录3
这份设计报告主要介绍了一种用NE555产生脉冲信号,以74LS160,163为主体,以数码管为显示器件的数字钟电路的设计。
数字时钟用NE555产生脉冲信号,频率为2Hz,经过D触发器构成的二分频器生成1Hz,占空比为50%的时钟信号。
其主体分四个部分,信号发生器电路,计时电路、校时电路、显示电路。
信号发生器由NE555和D触发器构成,计时电路以数字形式显示时、分,秒有一个发光二极管代替,其中秒和分为60进制,时为12进制,校时电路可对分和时进行校时。
显示电路用74LS48和共阴极数码管来实现。
前言
通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外,还培养大学生工程设计和组织实验能力。
实验的目的在于培养学生对基本电路的应用和掌握,使学生在实验原理的指导下,初步具备基本电路的分析和设计能力,并掌握其应用方法;
自行拟定实验步骤,检查和排除故障、分析和处理实验结果及撰写实验报告的能力。
综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力,包括选择设计方案,进行电路设计、安装、调试等环节,运用所学知识进行工程设计、提高实验技能的实践。
数字电子钟是一种计时装置,它具有时、分计时功能和显示时间功能、校时功能。
数字电子钟由于采用了石英技术,走时精度高、稳定性好,不需要经常调校,使用携带方便。
本次设计我查阅了大量的文献资料,学到了很多关于数字电路方面的知识,并且更加巩固和掌握了课堂上所学的课本知识,使自己对数字电子技术有了更进一步的认识和了解。
1设计目标及方案
1.1设计目标
●时钟功能具有显示时、分的功能。
●具有校时功能,是时间可调整。
1.2系统方案及框图
1.2.1系统方案
数字钟一般是由振荡器、计数器、译码器、显示器等几部分组成。
这些都是数字电路中应用最广泛的基本电路。
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路,并把累加的结果以“时”、“分”的数字显示出来。
“秒”的显示由发光二极管代替;
“分”的显示由74LS90两级计数器和译码器组成的六十进制计数电路实现,“时”的显示由两级计数器和译码器组所有计时成的十二进制电路来实现。
结果由共阴极7段数码管显示。
计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。
1.2.2整体框图
图1设计的整体框图
2单元电路设计
2.1时间脉冲产生电路
它是数字电子钟的核心部分,它的精度和稳定度决定于数字钟的质量。
555定时器引脚图如图2,以555为主体组成多谐振荡器电路,如图3所示。
多谐振荡器为计数器提供计数脉冲。
频率f=1.43/(R1+R2)C2,本电路中C2为4.7u,产生振荡信号的周期为2s的脉冲R1=R2=50.7KΩ,得到周期为2秒的脉冲。
图2
图3多谐振荡电路
2.2时间计数器电路
2.2.1计数器芯片的选择
用74LS90组成分钟脉冲产生电路
74LS90是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;
而且还可借助R0
(1)、R0
(2)对计数器清零,借助S9
(1)、S9
(2)将计数器置9。
其具体功能详述如下:
●计数脉冲从CP1输入,QA作为输出端,为二进制计数器。
●计数脉冲从CP2输入,QDQCQB作为输出端,为异步五进制加法计数器。
●若将CP2和QA相连,计数脉冲由CP1输入,QD、QC、QB、QA作为输出端,则构成异步8421码十进制加法计数器。
●若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,则构成异步5421码十进制加法计数器。
●清零、置9功能。
74LS90管脚图如图4所示,74LS功能表如表1所示。
表174LS90功能表
输入
输出
功能
清0
置9
时钟
QDQCQBQA
R0
(1)、R0
(2)
S9
(1)、S9
(2)
CP1CP2
1
×
×
0×
0
↓1
QA输出
二进制计数
1↓
QDQCQB输出
五进制计数
↓QA
QDQCQBQA输出8421BCD码
十进制计数
QD↓
QAQDQCQB输出5421BCD码
11
不变
保持
图574ls90构成六十分频计数器
2.2.2六十进制分钟计数器的设计
“分”计数器电路是60进制,它由一级10进制计数器和一级6进制计数器连接构成。
如图6所示由74LS163构成的10进制计数器。
由于74LS163是2进制计数,所以当“Q3Q2Q1Q0”由1001变为0000时Q3产生一个下跳沿电平,经反向器反向后作为下一计数器的输入脉冲。
当“Q3Q2Q1Q0”变为1000变为1001时,Q1Q3通过一与非门输出由1变为0,接MR清零,由于是同步清零,所以输出会保持住1001,即实现10进制。
图6
分钟的十位由6进制计数器。
如图7所示.由74LS160构成的6进制计数器。
当“Q3Q2Q1Q0”由0101变为0110时,Q1Q2通过一与非门输出由1变为0,接MR清零,由于是异步清零,所以输出不会保持住0110,即实现6进制。
74ls160引脚图图7
2.2.3十二进制计数器的设计
“时”计数器为一个特殊的12进制计数器,它由一级10进制计数器和一级2进制计数器连接构成,但是它从1至12计数。
如图8所示。
当74LS163十位计数状态为Q3Q2Q1Q0为1001变为0000时,Q3Q1经与非门的输出由0变为1产生一个计数脉冲,当74ls74的5引脚为1且74ls163的Q2引脚为1时,即为12点时,与非门输出为0,下一小时脉冲到来时,与非门输出变为1,产生一个计数脉冲,同时74ls163置数为1,即实现时钟的十二翻一功能。
因为所接74ls74只有0,1两个状态,所以时钟十位变为0。
图8
2.3译码及驱动显示电路
译码电路的功能是将“分”、“时”计数器的输出代码进行翻译,变成相应的数字。
本次设计使用74LS48和共阴数码管来实现。
74LS48芯片可以直接对8421BCD码进行译码,而且74LS48芯片具有脉冲消隐输入、消隐输入、灯测试输入端可以对电路进行简单测试,方便测试电路和检查错误。
把时钟信号加在BI/RBO段,可以实现控制数码管亮灭0.5秒。
把它对应的管脚与数码管管连接起来。
就组成了显示电路。
如图9所示。
图9译码显示电路
2.4校时电路
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时,采用1Hz的秒信号进行校时。
校正时间的方法是:
首先截断正常的计数通路,然后再将1Hz的秒信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。
图10所示为所设计的校时电路。
图10
其他调时电路与此类似,只要截断正常的计数电路,让后将1Hz的秒信号接入,等到调时完成时再将原电路接入。
3组装与调试
3.1组装
用细导线和面包板将所需器件连接起来,每一部分为一个模块,没人做一个模块,自己完成连接和调试。
然后将四个模块再组合成数字钟。
注意事项
●连接要仔细认真,线头插入面包板要深一些,否则可能接触不上。
●器件摆放要合理,方便布线和检查。
●需要级联的原件,每连接一个检查下是否能完成所需的功能。
3.2调试
3.2.1调试仪器
万用表、示波器
3.2.2调试方法
电路连接完毕,不要急于通电,先要认真检查电路接线是否正确,包括错线、少线和多线。
●第一步:
通电观察
把经过准确测量的电源电压加入电路。
电源通电之后不要急于测量数据和观察结果,首先要观察有无异常现象,如果出现异常,应该立即关断电源,待排除故障后方可重新通电。
●第二步:
分块调试
分块调试是把电路按功能分成不同的部分,把每部分看作一个模块进行调试。
在分块调试的过程中逐渐扩大调试范围,最后实现整机调试。
比较理想的调试顺序是按照信号的流向进行,这样可以把前面调试过的输出信号作为后一级的输入信号,为最后的联调创造条件。
●第三步:
整机联调
在分块调试的过程中,因逐步扩大调试范围,实际上已经完成了某些局部联调工作。
下面先要做好各功能块之间接口电路的调试工作,再把全部电路连通,就可以实现整机联调。
整机联调只需观察动态结果,就是把各种测量仪器及系统本身显示部分提供的信息与设计指标逐一对比,找出问题,然后进一步修改,直到完全符合设计要求为止。
3.2.3调试过程
第一模块,信号发生器,用示波器观测NE555芯片发生的信号,发现为占空比不为50%的0.5Hz的电平信号;
再观测经74ls74分频后的信号,观测结果显示为占空比为50%的1Hz信号,即为我们需要的秒信号;
再观测74ls90芯片的Q3引脚的信号,如果正常继续检查下一74ls90的Q3引脚的信号。
至此,第一模块检查完毕。
第二模块,这一模块包括时钟的分针显示和时针显示,输入信号为第一模块的输出(1/60Hz的分钟计数信号)。
这一模块主要是计数芯片,调试时可将74ls160和74ls163芯片的置数引脚LOAD接地,然后在D3D2D1D0引脚置一个数,然后用万用表电压档检查Q3Q2Q1Q0引脚电平是否与D3D2D1D0引脚相同,若相同电路连接午问题,不相同的话说明电路连接有问题,需要进一步检查。
第三模块,这一模块主要是驱动数码管的74ls48芯片和数码管,可将48芯片的灯测试引脚LT接地,如果数码管显示数字8则48芯片和数码管都没有问题,可以使用。
如果数码管没有显示数字8,可能是48芯片的问题也可能是数码管的问题。
这就要进行下一步检测,用万用表电压档检测48芯片的输出引脚,如果电压为低电平,则问题出在48芯片上,否则数码管是坏的。
然后将调时电路接入总电路。
依照以上正确合理的调试方法,很快的找出的故障点。
仔细检查电路发现有一根多余的跳线,拆除多余拆除跳线。
电路逐步出现预期效果,时钟计时不正常。
当时钟12时跳到下一个时刻时,并没有跳到我们预期的时刻1,而是跳到了时刻19。
经过分析,可能是74ls163的置数引脚D3没有接上地,将线路仔细接过后,电路可以正常计数了!
可是校时电路不正常工作,无法调时,用万用表测量校时电路各个器件管脚电压,调节脉冲变化,看各个管脚电压是否真正变化,最后发现一个开关没有工作,开关是损坏的,换掉开关后,电路正常工作。
4系统元件清单
74LS90(二,五,十进制加计数器)----------------------------2个;
74LS48(七段译码器)---------------------------------------4个;
74LS160(十进制
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟