现代微型计算机接口技术复习资料Word格式.docx
- 文档编号:15113376
- 上传时间:2022-10-27
- 格式:DOCX
- 页数:16
- 大小:87.75KB
现代微型计算机接口技术复习资料Word格式.docx
《现代微型计算机接口技术复习资料Word格式.docx》由会员分享,可在线阅读,更多相关《现代微型计算机接口技术复习资料Word格式.docx(16页珍藏版)》请在冰豆网上搜索。
•物理地址的位数由地址总线的位数决定
•物理地址的位数决定了该计算机能够连接的存储器的数量:
•例如:
16根地址线最多能连接216=64KB内存储器20根地址线最多能连接220=1MB内存储器
逻辑地址
•EU送来的存储器地址称为逻辑地址,由16位“段基址”和16位“偏移地址”(段内地址)组成。
•段基址表示一个段的起始地址的高16位。
•偏移地址表示段内的一个单元距离段开始位置的距离。
因此,偏移地址也称为段内地址。
•例如,2345H:
1100H表示:
段基址为2345H(这个段的起始地址是23450H),段内偏移地址为1100H的存储单元地址。
地址转换
•地址加法器用来完成逻辑地址向物理地址的变换:
物理地址=段基址×
16+偏移地址
•这说明一个存储单元的物理地址是惟一的,而它对应的逻辑地址是不惟一的。
总线接口部件BIU
BIU的功能:
Ø
形成访问存储器的物理地址(由地址加法器完成);
访问存储器取得指令,暂存到指令队列中等待执行;
访问存储器或I/O端口以读取操作数参与EU运算,或存放运算结果等;
产生外部总线的各种控制信号。
•BIU内部有一个6字节的指令队列。
一旦指令队列中空出2个字节,BIU将自动进行读指令的操作以填满指令队列。
•BIU内部总线控制电路将CPU的内部总线与CPU引脚所连接的外部总线相连。
指令执行部件EU
•EU的功能是执行指令。
一般情况下,指令按照它存放的先后次序顺序执行,EU从指令队列中源源不断地取得指令代码,满负荷地连续执行指令。
•EU中的算术逻辑运算单元ALU可完成16位或8位的二进制运算,运算结果通过内部总线送到通用寄存器,或者送往BIU的内部寄存器中,等待写入存储器。
•EU控制器负责从BIU的指令队列中取出指令,并对指令译码,根据指令要求向EU内部各部件发出控制命令以实现各条指令的功能。
8086/8088CPU的工作时序:
时钟周期、指令周期和总线周期
1.时钟周期
•计算机中,CPU的一切操作都是在系统主时钟CLK的控制下按节拍有序地进行的。
•系统主时钟一个周期信号所持续的时间称为时钟周期(T),大小等于频率的倒数,是CPU的基本时间计量单位。
•某CPU的主频f=5MHz,则其时钟周期T=1/f=1/5MHz=200ns(1ns=10-9S)。
若主频为100MHz,时钟周期为10ns。
2.总线周期
•CPU通过外部总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期。
•为了完成对存储器或者IO端口的一次访问,CPU需要先后发出存储器/IO端口地址,发出读或者写操作命令,进行数据的传输。
所以,一个总线周期由若干个时钟周期(T)组成。
3.指令周期
•CPU执行一条指令的时间(包括取指令和执行该指令所需的全部时间)称为指令周期。
•一个指令周期由若干个总线周期组成。
不同指令的指令周期长度各不相同。
第2章存储器
静态随机存取存储器(SRAM)
1.SRAM工作原理
静态RAM六管基本存储电路:
上半部分是基本存储单元,用来存储1位二进制信息0和1。
下半部分是读写逻辑,门电路控制数据信号输入/输出。
需要访问该存储电路时,使行线X和列线Y同时有效(高电平),这时T5和T6以及T7和T8这4只管子同时导通。
单元存储电路工作原理:
1。
T3,T4两个MOS管持续导通,用作“负载电阻”;
2。
T1,T2两个MOS管“背靠背”连接,它们的状态相反;
3。
由T1,T2,T3,T4组成的存储电路有两种稳定状态:
Q1=1,Q2=0:
记为状态0
Q1=0,Q2=1:
记为状态1
4。
没有外来信号影响时,存储电路的状态保持不变;
5。
(T5,T7),(T6,T8)控制单元存储电路与外部的连通,
它们受行线X和列线Y控制。
(1)写数据
在写控制信号有效的情况下,A和B两个三态门打开;
读信号无效,C门关闭。
写l时,数据线上为“1”:
“1”→B→T8→T6→Q2“1”→A(=0)→T7→T5→Q1
基本存储单元Q2处稳定为1,而Q1稳定为0。
同理当写0后,Q2为0,Q1为1,也是稳定的。
(2)读数据
读数据时,读控制信号有效,写控制信号无效。
此时,A和B关闭,C门打开。
Q2→T6→T8→C→数据线:
如果原存的信息为l,则读出1,否则读出0。
静态存储器用双稳态触发器存储信息,一旦电压消失,原存储的状态同时消失,再次上电时,原来的信息不能恢复。
SRAM最大的弱点就是信息的易失性。
工作时间T1,T2总有一路饱和导通,因此SRAM耗电多。
一个SRAM芯片由上述许多基本存储单元组成。
除了地址、数据线引脚外,SRAM芯片还应有2~3根控制信号引脚。
读写控制线一般标注为R/W#或WR#。
另一根控制信号称为“片选信号”,标注为CE#或CS#。
“片选信号”信号由地址译码电路产生。
SRAM芯片与系统的连接
一个存储芯片内各个存储单元的高位地址是相同的,它决定了这个芯片在整个内存中占据的地址范围。
所以,芯片的选片信号应该由高位地址译码产生。
芯片内部存储单元的选择由低位地址决定,通过芯片的地址引脚输入。
它们可以理解为“片内相对地址”。
存储器的地址译码有两种方式:
全地址译码和部份地址译码。
(1)全地址译码
全地址译码,就是连接存储器时要使用全部20位地址信号,所有的高位地址都要参加译码。
改变译码电路的连接方式可以改变这个芯片的地址范围。
译码电路构成方法很多,可以利用基本逻辑门电路构成,也可以利用集成的译码器芯片或可编程芯片组成。
(2)部份地址译码就是只有部份高位地址参与存储器的地址译码。
6264芯片本身只有8KB的存储容量,为什么会出现这种情况呢?
其原因就在于高位地址信号没有全部参加地址译码。
A15和A13分别为00、01、10、11这4种组合时,6264这个8KB存储芯片分别被映射到上面列出的四个8KB的地址空间。
可见,采用部份地址译码会重复占用地址空间破坏了地址空间的,连续性,减小了总的可用存储地址空间。
优点是译码器的构成比较简单,主要用于小型系统中。
动态随机存取存储器(DRAM)
2.DRAM工作原理
动态随机存储器(DRAM)的基本单元电路可以采用4管电路或单管电路。
由于单管电路元件数量少,芯片集成度高,所以被普遍使用。
DRAM芯片集成度高、价格低,微型计算机内存储器几乎毫无例外地都是由DRAM组成。
单管动态存储单元电路由一个MOS管T1和一个电容C构成。
写入“1”对电容充电,写入“0”则对电容放电。
读出时,根据位线上有无电流可知存储的信息是“1”还是“0”。
字选择线的信号由“片内地址”译码得到。
DRAM芯片把片内地址划分为“行地址”和“列地址”两组,分时从它的地址引脚输入。
所以,DRAM芯片地址引脚只有它内部地址线的一半。
3.DRAM芯片的读写过程
(1)数据读出
(2)数据写入:
数据写入与读出的过程基本类似区别是送完列地址后,将WE#置为低电平,把要写入的数据从Din端输入。
(3)刷新
DRAM芯片靠电容储存信息,由于存在漏电流,时间长了,所存放的信息会丢失。
因此,DRAM必须对它所存储的信息定时进行刷新。
刷新时,给芯片加上行地址并使行选信号有效,列选信号无效,芯片内部刷新电路将选中行所有单元的信息进行刷新(对原来为“1”的电容补充电荷,原来为“0”的则保持不变)。
由于CAS#无效,刷新时位线上的信息不会送到数据总线上。
DRAM要求每隔2~8ms刷新一遍,这个时间称为刷新周期。
第3章微型计算机输入输出接口
I/O接口的功能接口:
计算机一个部件与另一个部件之间的连接界面。
功能:
1.设备选择功能:
CPU通过地址代码来标识和选择不同的外部设备。
接口对系统总线上传输的外设地址进行译码,在检测到本设备地址代码时,产生相应的“选中”信号
2.信息传输功能:
设备被“选中”时:
从CPU/数据总线接收数据或控制信息;
外部设备的数据或状态信息发往数据总线/CPU
3.数据格式转换功能:
外设使用的数据格式与CPU数据格式不同时,接口要进行二种数据格式之间的相互转换。
4.联络功能:
从系统总线或外设接收一个数据后,发出“数据到”联络信号,通知外设或CPU取走数据;
数据传输完成,向对方发出信号,准备进行下次传输
5.中断管理功能:
向CPU申请中断;
向CPU发中断类型号;
中断优先权的管理;
在以8086为CPU的系统中,这些功能大部份可以由专门的中断控制器实现。
6.复位功能:
接口在接收系统的复位信号后,将接口电路及其所连接的外部设备置成初始状态。
7.可编程功能:
有些接口具有可编程特性,可以用指令来设定接口的工作方式、工作参数和信号的极性。
8错误检测功能
(1)物理信道上的传输错误:
信号在线路上传输时,如遇到干扰信号,可能发生传输错误。
检测传输错误的常见方法是奇偶检验。
(2)数据传输中的覆盖错误:
输入设备完成一次输入操作后,把所获得的数据暂存在接口内;
如果在该设备完成下一次输入操作之后,CPU还没有从接口取走数据,那么,在新的数据送入接口后,上一次的数据被覆盖,从而导致数据的丢失;
输出操作中也可能产生类似的错误;
覆盖错误导致数据的丢失,易发生在高速数据传输的场合
I/O端口的编址方法:
有两种不同的I/O端口编址方式:
1.I/O端口与内存统一编址
•把内存的一部分地址分配给I/O端口,一个8位端口占用一个内存单元地址,也称为存储器映射编址方式
•优点:
访问内存单元和I/O端口使用相同的指令,使用方便;
降低CPU电路的复杂性
•缺点:
减少了内存可用范围;
难以区分访问内存和I/O的指令,降低了程序的可读性和可维护性
2.I/O端口与内存独立编址
内存储器和I/O端口各自有自己独立的地址空间;
访问I/O端口需要专门的I/O指令;
8086/8088CPU采用这种方式;
访问内存储器:
使用20根地址线A0~A19;
使M/IO#=1;
内存地址范围为00000~0FFFFFH共1MB
访问I/O端口:
使用低16根地址线A0~A15;
使M/IO#=0;
I/O端口地址范围为0000~0FFFFH共64K
3.IBMPC微型计算机I/O端口地址分配
在PC系列微机中,仅使用A0~A9共10条地址线定义I/O端口(设A11~A15=0),寻址范围为0~3FFH
前256个端口地址供主板上寻址I/O接口芯片使用,后768个供扩展槽接口卡使用
用户设计I/O接口电路的时候,应使用系统未占用的端口地址区域
为避免所选择的地址与其他扩展
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 现代 微型计算机 接口 技术 复习资料