数字电路及系统设计第6章习题答案Word格式.docx
- 文档编号:15051579
- 上传时间:2022-10-27
- 格式:DOCX
- 页数:16
- 大小:151.35KB
数字电路及系统设计第6章习题答案Word格式.docx
《数字电路及系统设计第6章习题答案Word格式.docx》由会员分享,可在线阅读,更多相关《数字电路及系统设计第6章习题答案Word格式.docx(16页珍藏版)》请在冰豆网上搜索。
其余情况下输出为“0”。
(1)101序列可以重叠,例如:
X:
0Z:
000101001
(2)101序列不可以重叠,如:
00Z:
0001000010
1)S0:
起始状态,或收到101序列后重新开始检测。
S1:
收到序列起始位“1”。
S2:
收到序列前2位“10”。
2)
6.3对下列原始状态表进行化简:
(a)
1)列隐含表:
2)进行关联比较
3)列最小化状态表为:
(b)
S(t)
N(t)/Z(t)
X=0
X=1
A
B/0
H/0
B
E/0
C/1
C
D/0
F/0
D
G/0
A/1
E
A/0
F
E/1
B/1
G
C/0
H
G/1
D/1
1)画隐含表:
2)进行关联比较:
3)列最小化状态表:
a
b/0
h/0
b
e/0
a/1
e
a/0
h
e/1
b/1
6.4试画出用MSI移存器74194构成8位串行→并行码的转换电路(用3片74194或2片74194和一个D触发器)。
1)用3片74194:
2)用2片74194和一个D触发器
状态转移表同上。
6.5试画出74194构成8位并行→串行码的转换电路
状态转移表:
Q0'
Q1'
Q2'
Q3'
Q4'
Q5'
Q6'
Q7'
Q8'
M0M1
操作
启动
ΦΦΦΦΦΦΦΦ
11
准备并入
CP1↑
0D0'
D1'
D2'
D3'
D4'
D5'
D6'
D7'
10
准备右移
CP2↑
10D0'
CP3↑
110D0'
CP4↑
1110D0'
CP5↑
11110D0'
CP6↑
111110D0'
10
CP7↑
1111110D0'
CP8↑
11111110D0'
6.6试分析题图6.6电路,画出状态转移图并说明有无自启动性。
激励方程:
状态方程:
序号
Q3Q2Q1
1
2
3
4
5
000
001
010
011
100
101
偏离状态
110→111
111→000
状态转移图
该电路具有自启动性。
6.7图P6.7为同步加/减可逆二进制计数器,试分析该电路,作出X=0和X=1时的状态转移表。
题6.7的状态转移表
X
Q4n
Q3n
Q2n
Q1n
Q4n+1
Q3n+1
Q2n+1
Q1n+1
Z
6.8分析图6.8电路,画出其全状态转移图并说明能否自启动。
状态转移图:
偏离态能够进入有效循环,因此该电路具有自启动性。
逻辑功能:
该电路是一个M=5的异步计数器。
6.9用IKFF设计符合下列条件的同步计数器电路。
当X=0时为M=5的加法计数器,其状态为0,1,2,3,4。
当X=1时为M=5的减法计数器,其状态为7,6,5,4,3。
6.10试改用D触发器实现第9题所述功能的电路。
6.11试用JKFF设计符合图6.11波形,并且具备自启动性的同步计数电路。
CP
012345
Q1
Q2
Q3
6.12用四个DFF设计以下电路:
(1)异步二进制加法计数器。
(2)在
(1)的基础上用复“0”法构成M=12的异步加法计数器。
(1)
(2)反馈状态为1100
6.13用四个DFF设计以下电路:
(1)异步二进制减法计数器。
(2)在
(1)的基础上用复“0”法构成M=13的异步计数器。
题6.13
(2)电路图
6.14用DFF和适当门电路实现图6.14的输出波形Z。
提示:
先用DFF构成M=5的计数器,再用Q3、Q2、Q1和CP设计一个组合网络实现输出波形。
Z
000001010011100
6.15试用DFF和与非门实现图6.15“待设计电路”。
要求发光二极管前3s亮,后2s暗,如此周期性重复。
6.16试写出图6.16中各电路的状态转移表。
(a)(b)
CR=Q3Q1LD=Q3Q1
Q3Q2Q1Q0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
M=10M=8
6.17写出图6.17电路的状态转移表及模长M=?
1011
1100
1111
置3
置7
置11
置15
M=8
6.18试分析图6.18能实现M=?
的分频。
74161
(1)的⎺Q3接至74161
(2)的CP,两74161为异步级联,反馈状态为(4C)H=76,又利用异步清0端,所以M=76。
6.19试用74161设计循环顺序为0,1,2,3,4,5,10,11,12,13,14,15,0,1…的模长为12的计数电路。
为了使其具有自启动性,将⎺Q3,⎺Q1接入与非门。
6.20试用74161设计能按8421BCD译码显示的0~59计数的60分频电路。
CP
M=6M=10
6.21试用TFF实现符合下述编码表的电路。
Q3Q2Q1Q0
1101
略。
6.22试分析图6.22(a)(b)2个计数器的分频比为多少?
M=M1×
M2=63
6.23试说明图6.23电路的模值为多少,并画出74160(Ⅰ)的Q0、Q1、Q2、Q3端,74160(Ⅱ)的Q0和⎺RD端的波形,至少画出一个周期。
M=15
0123456789101112131415
(Ⅰ)Q0
(Ⅰ)Q1
(Ⅰ)Q2
(Ⅰ)Q3
(Ⅱ)Q0
⎺RD
6.24试写出图6.24中各电路的状态编码表及模长。
(1)异步清0,8421BCD码
(2)异步置95421BCD码
Q0Q3Q2Q1
M=5
6.25试用7490设计用8421BCD编码的模7计数器。
(1)用R01、R02作反馈端;
(2)用S91、S92作反馈端。
(1)
(2)
6.26试用7490设计用5421BCD编码的模7计数器。
(1)
(2)
6.27写出图6.27分频电路的模长
M1=6,M2=8电路的模长应为6和8的最小公倍数24,即M=24。
6.28写出图6.28的模长及第一个状态和最后一个状态。
M1=7,M2=8电路的模长应为7和8的最小公倍数56,即M=56。
6.29图6.29是串入、并入—串出8位移存器74165的逻辑符号。
试用74165设计一个并行—串行转换电路,它连续不断地将并行输入的8位数据转换成串行输出,即当一组数据串行输出完毕时,立即装入一组新的数据。
所用器件不线,试设计出完整的电路。
6.30电路如图6.30所示,试写出其编码表及模长并说明理由。
Q3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 系统 设计 习题 答案