数字钟毕业论文数字电子钟电路的设计.docx

数字钟毕业论文数字电子钟电路的设计.docx

《数字钟毕业论文数字电子钟电路的设计.docx》由会员分享，可在线阅读，更多相关《数字钟毕业论文数字电子钟电路的设计.docx（15页珍藏版）》请在冰豆网上搜索。

数字钟毕业论文数字电子钟电路的设计

毕业设计说明书（论文）

课题名称数字电子钟电路的设计

毕业设计（论文）任务书

1.毕业设计（论文）题目：

数字电子钟电路的设计

2.毕业设计（论文）使用的原始资料数据及设计技术要求

1：

基本概念清楚，基本原理正确；

2：

电路图设计符合国家有关规范和标准；

3：

按时参加指导教师辅导，按进度要求完成课程设计任务；

4：

设计说明书不少于5000字；

2.毕业设计（论文）工作内容及完成时间：

1：

数字电子时钟电路的背景和意义

2：

数字电子钟电路的系统设计

3：

数字钟原理图所需原件的作用

日期：

自2012年12月30日至2013年4月6日

指导老师评语：

____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________

摘要

现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。

对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。

数码管显示的时间简单明了而且读数快、时间准确显示到秒。

而机械式的依赖于晶体震荡器，可能会导致误差。

数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。

数字钟的精度、稳定度远远超过老式机械钟。

在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用32768MHz的晶振产生振荡脉冲，定时器计数。

在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。

数字钟是其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得到了广泛的使用。

关键字：

数字钟晶振计数

前言

集成电路是信息产业和高新技术的核心，是推动国民经济和社会信息化的关键技术。

集成电路的产业规模和技术水平已成为国家综合国力的一个重要标志.集成电路有体积小、功耗小、功能多等优点，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。

本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、星期计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒及一星期七天的显示并且有整点报时和走时校准的功能。

并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。

电路主要使用集成计数器，例如74LS160、CD4518，译码集成电路，例如74ls48，LED数码管，分频器电路，例如CD4060，及各种门电路和基本的触发器等，很适合在日常生活中使用。

1.设计任务

设计一种多功能数字钟，该数字钟具有准确计时，以数字形式显示时、分、秒的时间和校时功能。

在电路中，基本功能部分由主体电路实现，它们都要用到振荡电路提供的1Hz脉冲信号。

在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。

并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。

任务：

（1）巩固和提高学过的基础理论和专业知识；

（2）提高运用所学专业知识进行独立思考和综合分析、解决实际问题的能力；

（3）培养掌握正确的思维方法和利用软件和硬件解决实际问题的基本技能；

（4）增强对实际电路的认识，掌握分析处理方法，进行试、计算等基本技能的训练，使之具有一定程度的实际工作能力。

（5）掌握科研、资料查询的基本方法以及获取新知识的能力。

（6）促使我们学习和获取新知识，掌握自我学习的能力。

（7）通过参与实际工作，使我们了解社会和工作，具备一定的实际工作能力

（8）通过设计数字电子钟，了解电子钟的工作原理和内部构造

基本要求:

（1）时间计数器电路采用24进制，从00开始到23后再回到00；

（2）各用2位数码管显示时、分、秒；

（3）为了保证计时的稳定及准确，由晶体振荡器提供时间基准信号.

2.设计方案的选择与论证

1.方案设计

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。

干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。

方案一：

首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。

使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。

方案二：

首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS160采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。

使用由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。

使用74LS48为驱动器，DpyGreen-CC数码管作为显示器。

方案三：

用专用集成电路设计的秒表&时钟电路。

应用时钟芯片可以驱动6位的7段发光二极管显示时间。

主要特点是：

电路设计容易，计时精确，但成本较高。

2.方案论证

方案一、方案二和方案三都很正确，但是方案一由555定时器构成的多谐振荡器的震荡频率没有方案二中由石英晶体振荡器的震荡频率稳定，而数字钟要求每天计时误差不超过1s，故方案二比方案一好，另外，方案二所用的元件易于采购，成本也不高，而方案三成本较高。

所以选用方案二。

3.系统原理

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图1所示为数字钟的一般构成框图。

图1原理框图

⑴晶体振荡器电路：

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号。

⑵分频器电路：

分频器电路将32768HZ的高频方波信号经分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路：

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

⑷译码驱动电路：

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸整点报时电路：

一般时钟都应具备整点报时电路功能,即在时间出现整点会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。

4.单元电路的设计

数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。

在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。

4.1振荡电路

振荡电路由石英晶体振荡器和分频器产生1Hz时钟脉冲，下面对石英晶体振荡器和分频器两部分进行介绍。

（1）石英晶体振荡器

石英晶体的固有频率十分稳定。

另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。

前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。

（2）分频器

分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。

在此电路中，分频器的功能主要一是产生标准脉冲信号.在此电路中作为分频器的元件是:

CD4518。

CD4518的功能表如下

输入

输出

CK

CR

EN

上升沿

L

H

加计数

L

L

上升沿

加计数

下降沿

L

X

保持

X

L

上升沿

上升沿

L

L

H

L

下降沿

X

L

X

全为L

表1:

CD4518的功能表

振荡器和分频器两部分构成振荡电路，它的电路图如图2所示。

图2晶体振荡器构成的秒脉冲电路

工作原理：

如上图所示，电路由14级二进制串行计数器CD4060和晶体、电阻、电容及BCD同步加法计数器CD4518构成。

电路中利用CD4060组成两部分电路。

一部分是14级分频器，其最高分频数为16384;另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。

震荡器输出经14级分频后在输出端Q14上得到1/2秒脉冲并送入由1/2CD4518构成的二分频器，分频后在输出端Q1上得到秒基准脉冲.

4.2计数电路

计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。

在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

有了时间标准“秒”信号后，就可以根据“60秒为1分”、“60分为1小时”、“24小时为1天”的计数周期，分别组成。

将这些计数器适当连接，就可以实现“秒”、“分”、“时”、的计时功能。

数字钟的计数电路的设计可以用反馈清零法。

当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。

秒分计数器为60进制计数器，小时计数器为24进制计数器。

实现这两种模数的计数器采用集成计数器74LS160。

ＣＴ７４ＬＳ１６０为十进制计数器，当ＬＤ＝１时进行十进制计数；当ＬＤ＝０时，完成预置数码功能。

用于“秒钟、分钟、时钟”的个位计数时，不需作任何改进。

但用于“秒钟、分钟”的十位计数时，必须逢“６”（即0110）进１且清零，用于“时钟”计数时，必须逢“２４”（即00100100）清零。

下面将分别介绍60进制计数器和24进制小时计数器。

首先将两片74LS160设置成十进制加法计数器。

因为MR为同步置数控制端，PE为异步置零控制端,CET和CEP为计数控制端P0~P3为并行数据输入端Q0~Q3为输出端CO为进位输出端将CET和CEP接高电平。

将第一片74ls160计数器的进位输出TC接到第二片74LS160计数器的技术控制端CET和CEP.这样两片计数器最大可实现一百进制的计数器，现要设计一个六十进制的计数器可利用异步置零的方法实现，由于74LS160属于异步置数，故当计数器输出“2Q3Q2Q1Q0、1Q3Q2Q1Q0=0110、0000"时，通过与