基于FPGA的FIR滤波器与实现文档格式.docx
- 文档编号:14830353
- 上传时间:2022-10-25
- 格式:DOCX
- 页数:28
- 大小:452.17KB
基于FPGA的FIR滤波器与实现文档格式.docx
《基于FPGA的FIR滤波器与实现文档格式.docx》由会员分享,可在线阅读,更多相关《基于FPGA的FIR滤波器与实现文档格式.docx(28页珍藏版)》请在冰豆网上搜索。
关键字:
FIR滤波器;
FPGA;
VHDL;
MATLAB;
QuartusⅡ
Abstract:
Digitalfilterisafundamentaldeviceusedinpronunciation&
patternprocess,pattern-recognition,radarsignalprocessandspectralanalysis.Itcanmeetthehighneedstorangeandphase,andcanavoidsuchproblemsasvoltagedrifting,temperaturedriftingandnoisethatanaloguefilterscannotovercome.FIRfiltercanassureastrictlinearphaseidentitywhiledesigninganyrangeandfrequency.Therefore,FIRfilterhasshownitsstrongvitalityinmanyfieldsanditsimportanceinusing.Inthepaper,thewaytouseVHDLtodesignlinearphaseFIRfilterisintroducedanditsimportanceinusing.Inthepaper,thewaytouseVHDLtodesignlinearphaseFIRfilterisintroducedanditsdesigningthoughtsareexpounded.ThispaperintroducesthedesignschemeofFIRfilterbasedonFPGA,introducesthatthedesigntechnologyofFIRfilterbasedonFPGAaboutdigitalsystemprocessingarithmetic.FIRfilteradoptsthebasicstructureofdirecttype,theresultareshiftingandadding.IntegratingadvancedsoftwareofEDAtodesignandachieve,andgivingsomeemulatorresults.ThisdesignmakeshighuseofhardwareresourceaboutFPGA,programmingwithVHDLlanguage,achievingFIRfilterwithhighsamplinglevelbasedonPDGA.
Keywords:
FiniteImpulseResponseDigitalFilter(FIR)、FieldProgrammableGate、Array(FPGA)、VHDL、QuartusⅡ
引言
在数字信号处理技术不断发展的今天,数字滤波器正在迅速地代替传统的模拟滤波器,所以有越来越多的人们在研究数字滤波器的结构以及其实现。
在数字滤波器中,有限冲激响应(FIR)滤波器具有无限冲激响应(IIR)滤波器所没有的线性相位,所以本课题研究的就是FIR数字滤波器,主要讨论了它的结构以及实现的方法。
目前FIR滤波器的实现方法有3种:
利用单片通用数字滤波器集成电路、DSP器件和可编程逻辑器件实现。
单片通用数字滤波器使用方便,但由于字长和阶数的规格较少,不能完全满足实际需要;
使用DSP器件实现虽然简单,但由于程序顺序执行,执行速度较慢。
FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务,相对于串行运算为主导的通用DSP芯片来说,其并行性和可扩展性更好。
本人毕业设计就是基于FPGA运用VHDL设计实现FIR
滤波器。
众所周知,QuartusⅡ是美国ALTERA公司自行开发的一种针对其公司生产的系列FPGA的设计、仿真、编程的工具软件,QuartusⅡ是FPGA应用软件中比较典型和常见的一种工具,在我国应用较为普遍。
本设计就是用QuartusⅡ所支持的一种很常用的硬件描述语言(VHDL)来编程,并在QuartusⅡ上编译与仿真。
1FPGA的设计流程
可编程逻辑器件(PLD,ProgrammableLogicDevice)是厂家作为一种通用型器件生产的半定制电路,用户可以通过对器件编程实现使之实现所需要的逻辑功能.它的应用和发展不仅简化了电路设计,降低了成本,提高了系统的可靠性,而且给数字系统的设计方式带来了革命性的变化。
1.1FPGA概述
1简单PLD的基本结构
简单PLD包括PROM,PLA,PAL和GAL。
其结构特点是由与阵列和或阵列组成,能有效地实现“积之和”形式的布尔逻辑函数。
简单PLD的基本结构图如图2.1所示。
图中与阵列和或阵列是电路的主体,主要用来实现组合逻辑函数。
输入由缓冲器组成,它使输入信号具有足够的驱动能力并产生互补输入信号。
输出电路可以提供不同的输出方式。
图1.1简单PLD的基本结构
2现场可编程门阵列
FPGA是现场可编程门阵列(FieldProgrammableGateArray)的简称,是20世纪80年代中期出现的高密度可编程逻辑器件。
FPGA的出现是超大规模集成电路技术和计算机辅助设计技术发展的结果。
FPGA器件集成度高、体积小,具有通过用户编程实现专门应用的功能。
它允许电路设计者利用基于计算机的开发平台,经过设计输入、仿真、测试和校验,直到达到预期的结果。
使用FPGA器件可以大大缩短系统的研制周期,减少资金投入。
更为可贵的是,采用FPGA器件可以将原来的电路板级产品集成为芯片级产品,从而降低了功耗,提高了可靠性,同时还可以很方便地对设计进行在线修改。
FPGA一般由三种可编程电路和一个用于存放编程数据的SRAM组成,这三种可编程电路是:
可编程逻辑块CLB、输入输出模块IOB和互连资源IR,其基本结构如图2.2所示。
可编程逻辑块是实现逻辑功能的基本单元,它们通常规则地排列成一个阵列,散布于整个芯片;
可编程输入/输出模块主要完成芯片上逻辑与外部封装脚的接口,它通常排列在芯片的四周;
可编程互连资源包括各种长度的连线线段和一些可编程连接开关,它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来,构成特定功能的电路。
FPGA的功能由逻辑结构的配置数据决定。
工作时,这些配置数据存放在片内的SRAM或熔丝图上。
基于SRAM的FPGA器件,在工作前需要从芯片外部加载配置数据,配置数据可以控制加载过程,在现场修改器件的逻辑功能,即所谓现场编程。
1、可编程逻辑块(CLB)
CLB是FPGA的主要组成部分,是实现逻辑功能的基本单元。
它主要由逻辑函数发生器、触发器、数据选择器等电路组成。
CLB中有许多不同规格的数据选择器,分别用来选择触发器激励输入信号、时钟有效边沿、时钟能使信号以及输出信号。
这些数据选择器的地址控制信号均由编程信息提供,从而实现所需的电路结构。
CLB中的逻辑函数发生器均为查找表结构,其工作原理类似于ROM。
2、输入/输出模块(IOB)
IOB提供了器件引脚和内部逻辑功能阵列之间的连接。
它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成,每个IOB控制一个引脚,它们可被配置为输入、输出或双向I/O功能。
3、可编程互连资源(IR)
可编程逻辑互连资源可以将FPGA内部的CLB和CLB之间、CLB和IOB之间连接起来,构成各种具有复杂功能的系统。
IR主要由许多金属线段构成,这些金属线段带有可编程开关,通过自动布线实现各种电路的连接。
3FPGAVS.CPLD
可编程逻辑器件的两种主要类型是FPGA(FieldProgrammableGateArray,现场可编程门阵列)和CPLD(ComplexProgrammableLogicDevice,复杂可编程逻辑器件)。
虽然两者都是可编程逻辑器件,但是两者之间仍有较大的区别。
(1)FPGA是触发器密集型的器件,具有大量的触发器资源;
而CPLD是组合逻辑密集型的器件,触发器资源少。
(2)FPGA的集成度远高于CPLD。
(3)FPGA的分段式布线结构决定了其延迟的不可预测性,而CPLD的连续式布线结构决定了它的时延是均匀的和可预测的。
因此,FPGA的应用范围远较CPLD广泛,FPGA可以用工业控制通信消费类电子等各种领域中较为复杂的设计,而CPLD一般只用于实现简单的控制,如地址译码等。
4主流FPGA厂商介绍
目前主要的FPGA生产厂家为Xilinx和Altera。
Xilinx公司是FPGA领域的老牌厂商,曾在FPGA领域占有绝对的领先优势。
目前,它在低端市场推出了Spartan-2和Spartan-3系列产品,在高端市场则推出了Virtex-2、Virtex-4系列产品。
Altera公司是目前在FPGA领域惟一可以和Xilinx平起平坐的公司。
它在低端市场的产品有Cyclone和CycloneⅡ系列,在高端市场则有Stratix、StratixGX及StratixⅡ系列产品。
1.2FPGA设计流程
FPGA的电路设计是通过FPGA开发系统实现。
用户无需了解FPGA的内部构造和工作原理,只要在计算机上输入电路原理图或硬件描述语言,FPGA开发系统就能自动进行模拟、验证、分割、布局和布线,最后实现FPGA的内部配置。
FPGA的设计流程如图1.2所示。
图1.2FPGA设计流程图
IC电路设计一般都采用自顶向下的设计方法。
所谓自顶向下的设计就是从系统总体要求出发,从上到下地逐步将设计内容细化,最后完成系统硬件的整体设计。
在利用VHDL的硬件设计方法中,设计者将至上自下分成3个层次对系统硬件进行设计。
第一层次是行为描述。
所谓行为描述,实质上就是对整个系统的数字模型的描述。
一般来说,对系统进行行为描述的目的是试图在系统设计的初始阶段,通过对系统行为描述的仿真来发现设计中存在的问题。
在行为描述阶段,并不真正考虑其实际的操作和算法用什么方法来实现。
考虑更多的是系统的结构及其在工作过程中是否能达到系统设计规格书的要求。
第二层次是RTL方式描述。
这一层次称为寄存器传输描述。
如前所述,用行为方式描述的系统结构的程序,其抽象度很高,是很难直接影射到具体逻辑元件结构的硬件实现的。
要想得到硬件的具体实现,必须将行为方式描述的VHDL
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA FIR 滤波器 实现