组合逻辑电路器件文档格式.docx
- 文档编号:14662385
- 上传时间:2022-10-23
- 格式:DOCX
- 页数:28
- 大小:516.91KB
组合逻辑电路器件文档格式.docx
《组合逻辑电路器件文档格式.docx》由会员分享,可在线阅读,更多相关《组合逻辑电路器件文档格式.docx(28页珍藏版)》请在冰豆网上搜索。
1111111101
1111111011
1111110111
1111101111
1111011111
1110111111
1101111111
1011111111
0111111111
00000
00001
00011
00101
00111
01001
01011
01101
01111
10001
10011
画出逻辑图,如图4.1.1所示。
其中GS为控制使能标志,当按下S0~S9任意一个键时,GS=1,表示有信号输入;
当S0~S9均没按下时,GS=0,表示没有信号输入,此时的输出代码0000为无效代码。
二.二进制编码器
用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。
3位二进制编码器有8个输入端3个输出端,所以常称为8线—3线编码器,其功能真值表见表4.1.2,输入为高电平有效。
表4.1.2编码器真值表
I0I1I2I3I4I5I6I7
A2A1A0
10000000
01000000
00100000
00010000
00001000
00000100
00000010
00000001
000
001
010
011
100
101
110
111
由真值表写出各输出的逻辑表达式为:
用门电路实现逻辑电路。
图4.1.23位二进制编码器
三.优先编码器
优先编码器——允许同时输入两个以上的编码信号,编码器给所有的输入信号规定了优先顺序,当多个输入信号同时出现时,只对其中优先级最高的一个进行编码。
74148是一种常用的8线-3线优先编码器。
其功能如表4.1.3所示,其中I0~I7为编码输入端,低电平有效。
A0~A2为编码输出端,也为低电平有效,即反码输出。
其他功能:
(1)EI为使能输入端,低电平有效。
(2)优先顺序为I7→I0,即I7的优先级最高,然后是I6、I5、…、I0。
(3)GS为编码器的工作标志,低电平有效。
(4)EO为使能输出端,高电平有效。
表4.1.374148优先编码器真值表
EII0I1I2I3I4I5I6I7
A2A1A0GSEO
1×
×
011111111
0×
0
01
011
0111
01111
011111
0111111
001111111
11111
11110
10101
11001
11101
其逻辑图如图所示。
图4.1.374148优先编码器的逻辑图
四.编码器的应用
1.编码器的扩展
集成编码器的输入输出端的数目都是一定的,利用编码器的输入使能端EI、输出使能端EO和优先编码工作标志GS,可以扩展编码器的输入输出端。
图4.1.4所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。
图4.1.4串行扩展实现的16线—4线优先编码器
它共有16个编码输入端,用X0~X15表示;
有4个编码输出端,用Y0~Y3表示。
片1为低位片,其输入端I0~I7作为总输入端X0~X7;
片2为高位片,其输入端I0~I7作为总输入端X8~X15。
两片的输出端A0、A1、A2分别相与,作为总输出端Y0、Y1、Y2,片2的GS端作为总输出端Y3。
片1的输出使能端EO作为电路总的输出使能端;
片2的输入使能端EI作为电路总的输入使能端,在本电路中接0,处于允许编码状态。
片2的输出使能端EO接片的输入使能端EI,控制片1工作。
两片的工作标志GS相与,作为总的工作标志GS端。
电路的工作原理为:
当片2的输入端没有信号输入,即X8~X15全为1时,GS2=1(即Y3=1),EO2=0(即EI1=0),片1处于允许编码状态。
设此时X5=0,则片1的输出为A2A1A0=010,由于片2输出A2A1A0=111,所以总输出Y3Y2Y1Y0=1010。
当片2有信号输入,EO2=1(即EI1=1),片1处于禁止编码状态。
设此时X12=0(即片2的I4=0),则片2的输出为A2A1A0=011,且GS2=0。
由于片1输出A2A1A0=111,所以总输出Y3Y2Y1Y0=0011。
2.组成8421BCD编码器
图4.1.5所示是用74148和门电路组成的8421BCD编码器,输入仍为低电平有效,输出为8421DCD码。
工作原理为:
当I9、I8无输入(即I9、I8均为高平)时,与非门G4的输出Y3=0,同时使74148的EI=0,允许74148工作,74148对输入I0~I7进行编码。
如I5=0,则A2A1A0=010,经门G1、G2、G3处理后,Y2Y1Y0=101,所以总输出Y3Y2Y1Y0=0101。
这正好是5的842lBCD码。
当I9或I8有输入(低电平)时,与非门G4的输出Y3=1,同时使74148的EI=1,禁止74148工作,使A2A1A0=111。
如果此时I9=0,总输出Y3Y2Y1Y0=1001。
如果I8=0,总输出Y3Y2Y1Y0=1000。
正好是9和8的842lBCD码。
图4.1.574148组成8421BCD编码器
4.2译码器
一.译码器的基本概念及工作原理
译码器——将输入代码转换成特定的输出信号。
假设译码器有n个输入信号和N个输出信号,如果N=2n,就称为全译码器,常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。
如果N<2n,称为部分译码器,如二一十进制译码器(也称作4线—10线译码器)等。
下面以2线—4线译码器为例说明译码器的工作原理和电路结构。
2线—4线译码器的功能如表4.2.1所示。
表4.2.12线—4线译码器功能表
EIAB
Y0Y1Y2Y3
1111
0111
1011
1101
1110
由表4.2.1可写出各输出函数表达式:
用门电路实现2线—4线译码器的逻辑电路如图4.2.1所示。
图4.2.12线—4线译码器逻辑图
二.集成译码器
1.二进制译码器74138
74138是一种典型的二进制译码器,其逻辑图和引脚图如图4.2.2所示。
它有3个输入端A2、A1、A0,8个输出端Y0~Y7,所以常称为3线—8线译码器,属于全译码器。
输出为低电平有效,G1、G2A和G2B为使能输入端。
图4.2.274138集成译码器逻辑图
表4.2.23线—8线译码器74138功能表
G1G2AG2B
Y0Y1Y2Y3Y4Y5Y6Y7
×
1×
1
0×
000
001
010
011
100
101
110
111
11111111
01111111
10111111
11011111
11101111
11110111
11111011
11111101
11111110
2.8421BCD译码器7442(自学)
三.译码器的应用
1.译码器的扩展
利用译码器的使能端可以方便地扩展译码器的容量。
图4.2.4所示是将两片74138扩展为4线—16线译码器。
其工作原理为:
当E=1时,两个译码器都禁止工作,输出全1;
当E=0时,译码器工作。
这时,如果A3=0,高位片禁止,低位片工作,输出Y0~Y7由输入二进制代码A2AlA0决定;
如果A3=1,低位片禁止,高位片工作,输出Y8~Y15由输入二进制代码A2AlA0决定。
从而实现了4线—16线译码器功能。
图4.2.4两片74138扩展为4线—16线译码器
2.实现组合逻辑电路
由于译码器的每个输出端分别与一个最小项相对应,因此辅以适当的门电路,便可实现任何组合逻辑函数。
例4.2.1试用译码器和门电路实现逻辑函数
解:
(1)将逻辑函数转换成最小项表达式,再转换成与非—与非形式。
=m3+m5+m6+m7
=
(2)该函数有三个变量,所以选用3线—8线译码器74138。
用一片74138加一个与非门就可实现逻辑函数L,逻辑图如图4.2.5所示。
例4.2.2某组合逻辑电路的真值表如表4.2.4所示,试用译码器和门电路设计该逻辑电路。
(1)写出各输出的最小项表达式,再转换成与非—与非形式。
(2)选用3线—8线译码器74138。
设A=A2、B=A1、C=A0。
将L、F、G的逻辑表达式与74138的输出表达式相比较,有:
用一片74138加三个与非门就可实现该组合逻辑电路,逻辑图如图4.2.6所示。
表4.2.4例4.2.2的真值表
ABC
LFG
0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组合 逻辑电路 器件