用CMOS传输门和CMOS非门设计边沿D触发器文档格式.docx

用CMOS传输门和CMOS非门设计边沿D触发器文档格式.docx

《用CMOS传输门和CMOS非门设计边沿D触发器文档格式.docx》由会员分享，可在线阅读，更多相关《用CMOS传输门和CMOS非门设计边沿D触发器文档格式.docx（15页珍藏版）》请在冰豆网上搜索。

1．3D触发器电路4

2电路工作原理仿真5

3特征方程、特征表、激励表与状态图5

3．1特征方程5

3．2特征表5

3．3激励表6

3．4状态图6

4激励信号D的保持时间和时钟CP的最大频率6

5设计的D触发器转换成JK触发器和T触发器8

5．1D触发器转换为JK触发器8

5．2D触发器转换为T触发器9

6基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析11

7CMOSD触发器的应用——CD4013触摸开关13

8总结14

8．1总结14

8．2感想14

参考文献15

摘要：

本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。

首先分析CMOS传输门和CMOS与非门原理；

然后设计出CMOS传输门和CMOS非门设计边沿D触发器；

阐述电路工作原理；

写出特征方程，画出特征表，激励表与状态图；

计算出激励信号D的保持时间和时钟CP的最大频率；

将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。

关键词：

CMOS传输门；

CMOS非门；

边沿D触发器；

1.结构图以及功能

1.1CMOS传输门

图1传输门的结构图

原理：

所谓传输门（TG）就是一种传输模拟信号的模拟开关。

CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。

设它们的开启电压|VT|=2V且输入模拟信号的变化范围为0V到+5V。

为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。

传输门的工作情况如下：

当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V范围内的任意值时，TN均不导通。

同时,TP的栅压为+5V，TP亦不导通。

可见，当C端接低电压时，开关是断开的。

为使开关接通，可将C端接高电压+5V。

此时T1的栅压为+5V，vI在0V到+3V的范围内，TN导通。

同时T2的棚压为-5V，vI在2V到+5V的范围内T2将导通。

由上分析可知，当vI＜+3V时，仅有T1导通，而当vI＞+3V时，仅有T2导通当vI在2V到+3V的范围内，T1和T2两管均导通。

进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。

换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。

由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。

这是CMOS传输出门的优点。

1.2CMOS与非门

图2与非门的结构图

CMOS与非门的组成如上图所示，其工作原理如下：

A=0，B=0时，T1、T2并联（ON），T3、T4串联（OFF），输出Y=1。

A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。

A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。

A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。

因此构成与非的关系。

1.3总体电路

图3D触发器结构图

当CP′的上升沿到达（即CP′跳变为1,CP′下降为0）时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q′、Q′

在TG1截止前的状态被保存下来;

同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=Q′=D（CP上升沿到达时D的状态）,而Q=Q′=D。

在CP′=1,CP′=0期间,Q=Q′=D,Q=Q′=D的状态一直不会改变,直到CP′下降沿到达时（即CP′跳变为0,CP′跳变为1）,TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。

可见,这种触发器的动作特点是输出端的状态转换发生在CP′的上升沿,而且触发器所保持的状态仅仅取决于CP′上升沿到达时的输入状态。

正因为触发器输出端状态的转换发生在CP′的上升沿（即CP的上升沿）,所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿（下降沿为无效沿）。

若将四个传输门的控制信号CP′和CP′极性都换成相反的状态,则CP下降沿为有效沿,而上升沿为无效沿。

2.CMOS构成的D触发器工作原理仿真

图4仿真原理图

图5仿真图

3.写出特征方程，画出特征表，激励表与状态图

3.1特征方程

=D

3.2特征表

表1特征表

CP

D

X

1

3.3激励表

表2激励表

Qn

Qn+1

3.4状态转换图

图6D触发器状态转换图

4．激励信号D的保持时间和时钟CP的最大频率

概念：

平均传输延迟时间

平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。

图7门电路传输延迟时间

导通延迟时间tPHL：

输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间。

截止延迟时间tPLH：

从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间。

平均传输延迟时间tpd：

四个传输门（TG）具有传输延迟（tpd），五个反相器（G）也具有传输延迟（tpd1），并且传输门（TG）在导通和截止转换时会存在延迟（tpd2）。

当CP=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q2=,Q3=D,但这时主触发器尚未形成反馈连接,不能自行保持。

Q2、Q3跟随输入端D端的状态变化;

由于TG1和G1存在传输延迟设二者总的延迟时间为Tsu，如果D在CP由1跳变为0前小于Tsu时间内发生跳变，则跳变后的信号由于在传输过程中的延时Tsu无法在CP跳变前传送到Q2，而此时CP跳变完成，TG3导通TG4截止，Q2的状态会通过TG3传送到从触发器中（Q4），从而通过G3传到了输出端。

这时，由于TG1已经截止，而且跳变没有传送到Q2，所以也不会有电容电压保持，所以就会衰弱消失，也阻止了其进入TG3干扰输出端的可能。

所以，输入信号D只有在CP跳变之前>

Tsu的时间里准备好,触发器才能将数据锁存到Q输出端口，Tus也就是所说的能够保证信号的建立时间

由于传输门TG由具有延时效应的MOS管和负载电容CL构成，所以在导通和截止时会存在延时tpd2。

设tpd2为状态转换延迟,T2为信号传输延迟。

将两者进行比较，得出两种情况:

（1）当T2>

tpd2时，不需有维持信号时间。

分析：

我们不妨以极限的思想讨论，tpd无限小，T2正常延迟数量级。

此时TG门相当于理想开关，当时钟下降沿时瞬间关闭。

因此此后的输入端D的状态变化不可能传到Q1，更不可能影响到后续的信号传输。

（2）当T2<

tpd2时，信号输入维持时间为：

tpd2-T2.

当信号输入端D在CP由1跳变为0后，如果在某个时间（此时暂不限定具体时间段）经过TG1传入到Q1后，会通过G1门传送到Q2或者反馈电路Q1-TG2-G2-Q2（此时TG2可能会已经导通，具体情况后续会详细分析）传送到Q2，进而影响到Q3和输出端的状态，使之出现振荡。

现在我们讨论能使D得突变信号干扰到输出端的具体时间段数值。

由于状态转换延迟时间为tpd2，传输时间为T2，只需在D跳变信号没有在TG1开关截止前传输到Q1即可，也就是说，D跳变信号如果在TG1确定截止后仍没传送到Q1，就不会对后续信号造成影响。

那么需要的保持时间T=tpd2-T2。

进一步解释就是，如果信号D在CP下降沿后T的时间段内发生了跳变，那么跳变的信号就会干扰到后面的信号。

图8D触发器波形图

1.信号D保持时间

CP=0时，信号D经过TG1和一个非门到达TG3的输入端，需要两个延迟时间，即2tpd，同时经过一个非门到达TG2又需一个延时时间，即1tpd，因而信号D的保持时间thold=2tpd+tpd=3tpd。

2.CP频率要求

当CP从0变为1的上升沿时刻，TG3和TG2导通。

此时触发器1将输入信号D保存下来，并且经过两个延时时间，即2tpd，信号D经过TG3和非门到达输出端，tout=2tpd。

由信号D的保持时间和输出时延可得，时钟CP的高低电平保持时间须分别满足以下条件：

tCPL≥thold=3tpd

tCPH≥tout=3tpd

则：

TCP=tCPL+tCPH≥6tpd

fCP≤1/6tpd

5.将设计的D触发器转换成JK触发器和T触发器

5.1D触发器转换成JK触发器

D触发器的状态方程是：

Q*=D；

jk触发器的状态方程是：

Q*=JQ'

+K'

Q。

让两式相等可得：

D=JQ'

用门电路实现上述函数即可转换成为jk触发器

图9D触发器转换JK触发器电路图

5.2D触发器转成T触发器

图10D触发器转换称T触发器电路图

6．CMOS构成的D触发器与TTL构成的D触发器比较

常用的TTL型双D触发器74LS74引脚功能如图8所示，CMOS型双D触发器CC4013引脚功能如图9所示。

图874LS74引脚功能

图9CD4013引脚功能

74LS47和74HC47都是双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡器，单稳态，分频计数器等功能。

不同的是74LS74是由TTL门电路构成而74HC74是由CMOS门电路构成，下面我将分析比较两块芯片的功能。

下面以TTL电路:

74LS74芯片和CMOS电路:

74HC74芯片为例,讨论TTL以及CMOS电路的特点,进而分析好坏。

为了比较方便，参数均采用额定参数.具体参数见表3所示.

表374LS74,74HC74部分参数对照表

74LS74

74HC74

功耗P（mw）

2

0.004

传输延迟Tpd（ns）

19ns

17ns

Tplh（ns）

13

20

Tphl（ns）

25

Tsu（ns）

16

Th（ns）

5

3.0

TA（℃）

0-70

-40~85

二者比较分析：

1.静态功耗

CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通另一个管截止的状态，电路静态功耗理论上为零。

实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。

根据上表的数据可知，74HC74芯片的静态功耗为0.004mw。

同时74LS74芯片通过提高电路中个电阻的阻值，改变电阻的连接方向，降低了功耗。

通过上表参数可知，74LS74的功耗为20mw。

两者相比较，虽然功耗都非常低，接近于0，但是

CMOS集成电路74HC74芯片的静态功耗更低，两个相差四个数量级。

2.工作电压范围

CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。

由上表可知,74HC74芯片的供电电源范围为2-6V,远远大于74LS74芯