第5章 中央处理机Word格式.docx
- 文档编号:14636536
- 上传时间:2022-10-23
- 格式:DOCX
- 页数:34
- 大小:883.17KB
第5章 中央处理机Word格式.docx
《第5章 中央处理机Word格式.docx》由会员分享,可在线阅读,更多相关《第5章 中央处理机Word格式.docx(34页珍藏版)》请在冰豆网上搜索。
•
(2)执行所有的逻辑运算,并进行逻辑测试
5.1.3 CPU中的主要寄存器
(1)数据缓冲寄存器(DR)
•暂时存放ALU的运算结果,或由数据存储器读出的一个数据字,或来自外部接口的一个数据字。
•作用:
•①作为ALU运算结果和通用寄存器之间信息传送中时间上的缓冲;
•②补偿CPU和内存、外围设备之间在操作速度上的差别。
(2)指令寄存器(IR)
•保存当前正在执行的一条指令
•指令寄存器用来存放从存储器中取出的待执行的指令。
•在执行该指令的过程中,指令寄存器的内容不允许发生变化,以保证实现指令的全部功能。
•指令译码器ID(InstructionDecoder)
•暂存在指令寄存器中的指令只有在其操作码部分经译码后才能识别出是一条什么样的指令。
•译码器经过对指令进行分析和解释,产生相应的控制信号提供给时序控制信号形成部件。
(3)程序(指令)计数器(PC)
•用来存放正在执行的指令的地址或接着将要执行的下一条指令的地址。
•顺序执行时,每执行一条指令,PC的值应加1
•要改变程序执行顺序的情况时,一般由转移类指令将转移目标地址送往PC,可实现程序的转移。
(4)数据地址寄存器(AR)
•用来保存当前CPU所访问的数据cache存储器中(简称数存)单元的地址。
•使用单纯的寄存器结构
–信息存入一般采用电位-脉冲方式
–即电位输入端对应数据信息位
脉冲输入端对应控制信号
–在控制信号作用下,瞬时地将信息打入寄存器。
(5)通用寄存器(R0~R3)
•累加寄存器AC通常简称为累加器,它是一个通用寄存器。
•其功能是:
当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时,为ALU提供一个工作区。
累加寄存器暂时存放ALU运算的结果信息。
显然,运算器中至少要有一个累加寄存器。
•目前CPU中的通用寄存器,多达64个,甚至更多。
当使用多个累加器时,就变成通用寄存器堆结构,其中任何一个可存放源操作数,也可存放结果操作数。
在这种情况下,需要在指令格式中对寄存器号加以编址。
•通用寄存器还用于作地址指示器、变址寄存器、堆栈指示器等。
16位通用寄存器
•8086有14个16位寄存器:
8个通用寄存器、1个指令指针寄存器、1个标志寄存器和4个段寄存器。
它们都有名称,编程时使用其名称代表其保存的内容。
•AH&
AL=AX:
累加寄存器,常用于运算;
在乘除等指令中指定用来存放操作数。
另外,所有的I/O指令都使用这一寄存器与外界设备传送数据.
•BH&
BL=BX:
基址寄存器,常用于地址索引;
•CH&
CL=CX:
计数寄存器,常用于计数;
常用于保存计算值,如在移位指令,循环(loop)和串处理指令中用作隐含的计数器。
•DH&
DL=DX:
数据寄存器,常用于数据传递。
•这2组8位寄存器可以分别寻址,并单独使用。
•另一组是指针寄存器和变址寄存器,包括:
–SP:
堆栈指针,与SS配合使用,可指向目前的堆栈位置;
–BP:
基址指针寄存器,可用作SS的一个相对基址位置;
–SI:
源变址寄存器可用来存放相对于DS段的源变址指针;
–DI:
目的变址寄存器,可用来存放相对于ES段的目的变址指针。
•代码段寄存器CS:
指向当前的代码段,指令由此段取出。
•堆栈段寄存器SS:
指向当前的堆栈段,堆栈操作就是对该段存储单元的内容进行读写。
•数据段寄存器DS:
指向当前的数据段,通常用来存放程序变量、数据。
•附加段寄存器ES:
指向当前的附加段,通常用来存储数据。
32位通用寄存器
A、通用寄存器
•EAX:
通用寄存器。
相对其他寄存器,在进行运算方面比较常用。
在保护模式中,也可以作为内存偏移指针(此时,DS作为段寄存器或选择器)
•EBX:
通常作为内存偏移指针使用(相对于EAX、ECX、EDX),DS是默认的段寄存器或选择器。
•ECX:
通常用于特定指令的计数。
在保护模式中,也可以作为内存偏移指针(此时,DS作为寄存器或段选择器)。
•EDX:
在某些运算中作为EAX的溢出寄存器(例如乘、除)。
在保护模式中,也可以作为内存偏移指针(此时,DS作为段寄存器或选择器)。
同AX分为AH&
AL一样,上述寄存器包括对应的16-bit分组和8-bit分组。
B、用作内存指针的特殊寄存器
•ESI:
通常在内存操作指令中作为“源地址指针”使用。
当然,ESI可以被装入任意的数值,但通常没有人把它当作通用寄存器来用。
DS是默认段寄存器或选择器。
•EDI:
通常在内存操作指令中作为“目的地址指针”使用。
当然,
•EDI也可以被装入任意的数值,但通常没有人把它当作通用寄存器来用。
•EBP:
这也是一个作为指针的寄存器。
通常,它被高级语言编译器用以建造‘堆栈帧'
来保存函数或过程的局部变量,不过,还是那句话,你可以在其中保存你希望的任何数据。
SS是它的默认段寄存器或选择器。
注意,这三个寄存器没有对应的8-bit分组。
换言之,你可以通过SI、DI、BP作为别名访问他们的低16位,却没有办法直接访问他们的低8位。
(6)状态条件寄存器(PSW)
•保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。
–如运算结果进位标志(C),运算结果溢出标志(V),运算结果为零标志(Z),运算结果为负标志(N)等等。
这些标志位通常分别由1位触发器保存。
•除此之外,状态条件寄存器还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。
•因此,状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
5.1.4操作控制器与时序产生器
•数据通路:
是许多寄存器之间传送信息的通路。
•操作控制器:
在各寄存器之间建立数据通路(传送信息的通路)。
•操作控制器的功能:
就是根据指令操作码和时序信号,产生各种操作控制信号,以便正确地建立数据通路,从而完成取指令和执行指令的控制。
1.硬布线控制器————时序逻辑
2.微程序控制器————存储逻辑
•时序产生器产生并发出计算机所需要的时序控制信号。
5.2
指令周期
•指令的执行过程
—读取指令
指令地址送入主存地址寄存器
读主存,读出内容送入指定的寄存器
—分析指令
—按指令规定内容执行指令
不同指令的操作步骤数
和具体操作内容差异很大
—检查有无中断请求
若无,则转入下一条指令的执行过程
指令周期
:
CPU从内存取出一条指令并执行完这条指令的时间总和
CPU周期
又称机器周期(总线周期),CPU访问内存所花的时间较长,因此用CPU从内存读取一条指令字的所需的最短时间来定义CPU周期。
时钟周期
通常称为节拍脉冲或T周期。
一个CPU周期包含若干个时钟周期T。
(最基本单位)
相互关系:
1个指令周期=若干个CPU周期
1个CPU周期=若干T周期
5.2.2MOV指令的指令周期
5.2.3LAD指令的指令周期
5.2.4ADD指令的指令周期
5.2.5STO指令的指令周期
5.2.6JMP指令的指令周期
5.2.7用方框图语言表示的指令周期
•引入目的主要是为了教学目的(控制器设计)
•方法:
–指令系统设计(模型机的五指令系统)
–方框——按CPU周期
–方框内内容——数据通路操作或控制操作
–菱形符号——判别或测试
–~——公操作
–前边所讲述的5种操作的框图描述
5.3
时序产生器和控制方式
用二进制码表示的指令和数据都放在内存里,那么CPU是怎样识别出它们是数据还是指令呢?
从时间上来说:
取指令事件发生在指令周期的第一个CPU周期中,即发生在“取指令”阶段,而取数据事件发生在指令周期的后面几个CPU周期中,即发生在“执行指令”阶段。
从空间上来说:
如果取出的代码是指令,那么一定经DR送往指令寄存器IR,如果取出的代码是数据,那么一定送往运算器。
•计算机的协调动作需要时间标志,而且需要采用多级时序体制。
而时间标志则用时序信号来体现。
•组成计算机硬件的器件特性决定了时序信号的基本体制是电位—脉冲制(以触发器为例)
•电位的高低表示数据是1还是0,打入数据的控制信号到来之前,点位信号必须已经稳定。
数据准备好后,以电位的方式送触发器
•硬布线控制器中,时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。
–主状态周期(指令周期):
包含若干个节拍周期,可以用一个触发器的状态持续时间来表示。
–节拍电位(机器周期):
表示一个CPU周期的时间,包含若干个节拍脉冲。
–节拍脉冲(时钟周期):
表示较小的时间单位。
•微程序控制器中,时序信号则一般采用节拍电位-节拍脉冲二级体制。
–只有一个节拍电位
节拍电位包含若干个节拍脉冲(时钟周期):
主状态周期-节拍电位-节拍脉冲
–
节拍脉冲
节拍电位1
主状态周期
节拍电位2
一、功能:
用逻辑电路实现时序
•各型计算机产生时序电路不相同
–大、中型计算机的时序电路复杂,微型计算机的时序电路简单。
–硬连线的时序电路复杂,微程序控制器的时序电路比较简单。
二、构成:
–时钟源
–环形脉冲发生器
–节拍脉冲和读写时序译码逻辑
–启停控制逻辑
1
R
C1
C2
–电路左边是振荡电路,右边是整形电路
–左边的电路产生接近正弦波的波形
–右边非门则将其整形为一个理想的方波
产生一组有序间隔相等或不等的脉冲序列
–毛刺产生原因:
电路内部原因以及寄存器参数的影响,避免方法:
采用循环移位寄存器
–电路分析:
S为置位端,R为复位端
•节拍脉冲的译码逻辑(一个CPU周期包含4个等间隔的节拍脉冲,每个200ns)
•启动、停机是随机的,对读/写时序信号也需要由启停逻辑加以控制。
•当运行触发器为“1”时,打开时序电路。
当计算
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第5章 中央处理机 中央 处理机