数字时钟毕业设计Word格式文档下载.docx

数字时钟毕业设计Word格式文档下载.docx

《数字时钟毕业设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数字时钟毕业设计Word格式文档下载.docx（16页珍藏版）》请在冰豆网上搜索。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

1.设计目的

设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。

其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。

扩展功能部分则具有：

自动报整点时数的功能。

数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。

这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。

在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。

并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。

2.设计功能要求

基本功能：

（1）时的计时要求为“12翻1”，分和秒的计时要求为60进制

（2）准确计时，以数字形式显示时，分，秒的时间

（3）校正时间

扩展功能：

自动报整点时数

3.电路设计

设计方案

根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，框图如图1所示。

主体电路扩展电路

图1

由图1可知，电路的工作原理是：

多功能数字钟电路由主体电路和扩展电路两大部分组成。

其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。

振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。

秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“12翻1”的规律计数。

计数器的输出经译码器送显示器。

计时出现误差时电路进行校时、校分、校秒。

扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。

单元电路的设计

数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；

也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；

还可以利用单片机来实现电子钟等。

在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。

主体电路部分

主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。

下面将对各部分电路进行设计。

振荡电路

振荡电路由振荡器和分频器产生1Hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。

（1）振荡器

数字电路中的时钟是由振荡器产生的。

振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。

它利用某种反馈方式产生时钟信号。

对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。

典型的振荡器是弛豫振荡器，它通过一个RC网络将反相器的输出反馈回来并存在一定的工作延迟时间。

基本的电路如图2所示。

图2

在上述电路中，RI-C网络由第一个反相器驱动，具有RC特性曲线的响应信号被反馈给反相器的输入。

当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。

这个输出电压经过一定的延迟时间再次通过RI—C反馈回来，直到电容电压再次达到门限电压为止。

用施密特触发器输入器件（如74HC04），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。

由于电容与输出相连，每次状态改变时，电容的充电电压会超过5V。

从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为74HC04的门限电压（）为止。

振荡器输出状态的改变发生在电容上的电压达到时。

在设计中所用的振荡器的电路图如图3所示。

该电路能产生1MHz的方波脉冲振荡信号。

图3

（2）分频器

分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。

在此电路中，分频器的功能主要有两个：

一是产生标准脉冲信号；

二是功能扩展电路所需的信号，如仿电台用的1KHz的高频信号和500Hz的低频信号等.在此电路中作为分频器的元件是:

CD4518。

CD4518可以组成二分频电路和十分频电路。

用CD4518组成二分频的电路如图4；

用CD4518组成十分频的电路如图5；

在本次设计中所用的分频器的电路图如图6。

电路经过十分频后将晶振来的1MHz的振荡脉冲变为1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。

输入输出

输入输入输出

清零

图4图5

图6

输入

输出

CK

CR

EN

上升沿

L

H

加计数

下降沿

X

保持

全为L

上表:

CD4518的功能表

振荡器和分频器两部分构成振荡电路，它的电路图如图7所示。

根据图7可知电路的工作原理是：

石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路。

并且一个CD4518可以组成两个十分频电路即：

CD4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。

晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz。

输出引脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。

输出引脚接人第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。

这样经过六次分频最后可以得到1Hz的频率。

图7

计数电路

计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。

数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。

数字钟的计数电路的设计可以用反馈清零法。

当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。

以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。

下面将分别介绍60进制计数器和“12翻1”小时计数器。

（一）60进制计数器

电路如图8所示

图8

电路中，74LS92作为十位计数器，在电路中采用六进制计数；

74LS90作为个位计数器在电路中采用十进制计数。

当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS92进位。

下面对电路中所用的主要元件及功能介绍。

①十进制计数器74LS90

74LS90是二—五—十进制计数器，它有两个时钟输入端CKA和CKB。

其中，CKA和组成一位二进制计数器；

CKB和组成五进制计数器；

若将与CKB相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。

74LS90有两个清零端R0

（1）、R0

（2），两个置9端R9

（1）和R9

（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图9。

图9

表1BCD码十进制计数时序表2二—五混合进制计数时序

1

2

3

4

5

6

7

8

9

②异步计数器74LS92

所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。

这种计数器的计数速度慢。

一异步计数器74LS92是二—六—十二进制计数器，即CKA和组成二进制计数器，CKB和在74LS92中为六进制计数器。

当CKB和相连，时钟脉冲从CKA输入，74LS92构成十六进制计数器。

74LS92的管脚图如图10。

图10

（二）“12翻1”小时计数器电路

（1）电路如图11所示

图11

“12翻1”小时计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表3所示。

表3“12翻1”小时计时时序

十位

个位

Q10

Q03Q02Q01Q00

Q10

0

0000

0001

0010

0011

0100

0101

0110

0111

10

11

12

13

1000

1001

1010

（二）电路的工作原理

由表可知：

个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由双D触发器74LS74构成，将它们组成“12翻1”小时计数器。

计数器的状态要发生两次跳跃：

一是：

计数器计到9，即个位计数器的状态为=1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位异步置0，同时向十位计数器进位使=1；

二是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为=0001，十位计数器的=0。

第二次跳跃的十位清“0”和个位置“1”的输出端、、来产生。

对电路中所用的主要元件及功能介绍。

1D触发器74LS74

在电路中用到了D触发器74LS74，74LS74的管脚图如图12。

图12

下面将介绍一些有关触发器的内容：

触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（