信息与通信工程学院专业综合实验开题报告Word文件下载.doc

信息与通信工程学院专业综合实验开题报告Word文件下载.doc

《信息与通信工程学院专业综合实验开题报告Word文件下载.doc》由会员分享，可在线阅读，更多相关《信息与通信工程学院专业综合实验开题报告Word文件下载.doc（9页珍藏版）》请在冰豆网上搜索。

近年来单片式语音集成电路发展迅速，ISD公司已经推出语音容量为6秒至16分钟的芯片，预计未来两年将推出单片32-64分钟的芯片。

这样，大多数的语音电路设计都能很方便地实现，更复杂的功能控制也可通过单片机或微电脑的软件配合来完成。

目前，十几分钟到几个小时的数码语音电路设计是亟待解决的问题，如沙盘模型的自动语音讲解、广告播放、列车指挥黑匣子、119电话录音系统、会议录音系统等。

随着数字技术的发展，录音技术也进入了数字化阶段。

目前数字录音系统应用已非常广泛，如电力、铁路、石油等行业的指挥调度，机场、港口、公安、军事等要害部门的录音和监听，金融行业授权指令的实时录音，无线寻呼台、电信局、服务行业的服务等。

二任务

设计并制作一个数字化语音存储与回放系统，其示意图如下：

图1数字化语音存储与回放系统的组成框图

三、要求

1．基本要求

（1）放大器1的增益为46dB，放大器2的增益为40dB，增益均可调；

（2）带通滤波器：

通带为300Hz～3.4kHz；

　　（3）ADC：

采样频率fs＝8kHz，字长＝8位；

　　（4）语音存储时间≥10秒；

　　（5）DAC：

变换频率fc＝8kHz，字长＝8位；

　　（6）回放语音质量良好。

2．发挥部分

在保证语音质量的前提下：

（1）减少系统噪声电平，增加自动音量控制功能；

（2）语音存储时间增加至20秒以上；

　　（3）提高存储器的利用率（在原有存储容量不变的前提下，提高语音存储时间）；

（4）其它（例如：

校正等）。

四、基本工作原理

1基本组成原理

人耳所能听到的声音频率范围为20Hz~20KHz,而一般语音频率位于300Hz~3.4KHz之间。

语音的采集是指将语音声波信号经麦克风和音频放大器转换成由一定幅度的模拟量电信号，任何再转换成数字量的全过程。

语音数字量可在FPGA控制下存入存储器。

典型的数字语音存储与回放系统的基本组成框图1如图所示。

它主要包括采集的前向通道和回放的后向通道两大部分。

带一定存储量的FPGA系统负责整个系统的控制及数据的存储。

2.主要技术指标

（1）话音放大器增益

话音放大器的电压放大倍数。

话音放大器的主要作用是完成拾音器输出的毫伏级的话音电压放大，以适应AD转换。

（2）输出功率

输出失真度小于某一数值时的功率放大器的最大功率。

（3）带通滤波器通频带

通频带一般为300Hz~3.4KHz，用于语音滤波，前置通道中的带通滤波主要用于抗混叠，后置通道中的带通滤波则主要期平滑作用。

（4）采样频率及精度

采样频率及精度分别指A/D转换的速率和分辨率。

（5）存储时间

存储时间指存放语音的最长时间与系统的存储容量、采样频率及精度、存储编码格式等因素密切相关。

五方案选择

方案一：

以单片机为核心器件的实时语音存储和回放系统

本设计采用单片机来实现控制，由于单片机具有一定的可编程能力，实现控制相对可靠、容易。

只要采用12M的晶振器89C52就可以处理语音信号（最高频率为3.4KHZ），本系统要求语音信号的最高频率为4KHZ。

根据Nyquist采样定理，采样频选取=8KHZ（周期=125），即可无失真恢复语音信号，在外部时钟为1MHZ时，ADC0809的采样速率可以达到=100，可满足系统的需要，采用A/D为处理芯片，选用DAC0832转换器的作用是将存储的数字语音信号转换成模拟语音，其速率可达1us，能满足转换时间。

　　　存储系统采用静态RAM（SRAM），以8位采样的精度，8KHZ的采样速率，每秒钟的语音信号不经压缩的数据量约为8KB字节，以89C52最大寻址能力（64KB）存储数据，也只能存储8秒的语音，而且单片机的外设如键盘、显示以及A/D、D/A转换器都要占用地址空间所以要扩展内存（我们采用HM628128的128k静态RAM），同时采用分页寻址方式，以8kB存储空间为一页，利用P0口的全8位和P2口的低5位作为地址线，共13位，对页内寻址。

P1口的低4位P1.0-P1.3作为页选地址线参与寻址，P1.4作为片选。

由于P1口具有锁存功能，对P1口的改写只发生在换页时，平时并不占用系统时间，对最高采样频率无影响。

这样128KB的RAM可使语音数据存储时间达到16秒。

传

声

器

信

号

调

理

A/D

转换

核心控制器

理电路

播放

外部控制开关

存储器

整个硬件电路部分包括：

电源设计，带通滤波器，自动增益控制电路，放大、功率放大电路。

前向通道中的自动音量控制器可有效地提高系统性能，性能良好的带通滤波器在通带内响应平坦，有效地消除了带外噪音。

系统方框图如下图所示。

方案二：

基于FPGA控制的数字化语音存储与回放系统

数字化语音存储与回放系统的基本工作原理是将模拟语音信号通过模数转换器（A／D）转换成数字信号，再通过控制器控制存储在存储器中；

回放时，由FPGA控制将数据从存储器中读出，然后通过数模转换器（D／A）转换成模拟信号，经放大后由扬声器输出。

本设计方案系统总体结构框图如下图所示。

FPGA及存储器：

在一个以FPGA为核心的语音处理系统中，用存储容量、存储时间、回放音质等指标衡量语音处理系统优越性。

系统选用FLASH作片外存储器，实现语音数据的数字录音和回放，既保证了系统的高性能，又降低了系统成本。

三星公司产品K9F1G08UOM具有128M×

8bit（1Gbit）存储容量，采用NAND闪存技术工艺，工作电压2.7～3.6V，功耗低，容量大，数据访问速度高。

此芯片由8192个块（block）组成，每块由32个页（page）组成，每页为512×

8bit。

如果需要进行字节级访问，128Mbyte容量需要27根地址线，所以需要4个周期的地址输入，依次是列地址（A0～A7）、低位行地址（A9～A13）、高位行地址（A14～A26），其中A8由00h和01h2种命令分别设置为低和高，以分别选择每页的前256Byte和后256Byte。

如此设计I／O总线目的为：

（1）减少芯片的管脚数量；

（2）当系统需要更大容量的芯片时，可维持系统板级设计的一致性。

系统的A／D采样速率设置在250kHz左右，字长8bit，1s的语音数据需要8Kbyte的存储空间，而存储器容量为128Mbyte，所以1片可存储9min左右的数据。

输入电路

隔离放大电路

AGC

放大电路

低、高通

滤波电路

ADC0809

采样电路

89C52

最小系统

D/A

还原电路

功率

输出电路

外部RAM

经过讨论认为方案二效果比较理想，能够满足一般要求，前向通道中的自动音量控制器可有效地提高系统性能，带通滤波器在通带内响应平坦，而且硬件电路和软件程序都不是很复杂

三、电路设计

1.语音输入及前置放大电路设计

音频信号放大电路如图1.2所示。

第一级放大（－4.7）倍。

IRFD120实现自动增益控制，当开关打到1的位置是增益自动控制，当开关打到2的位置是手动控制。

增益自动、手动控制是利用场效应管工作在可变电阻区，漏源电阻受栅源电压控制的特性。

第二级放大（＋101）倍。

第三级放大倍数可调最大（－20）倍，保证ADC0809满量程转换。

2带通滤波器电路设计

带通滤波器如图1.3所示。

实测带通300Hz～3300Hz。

保证语音信号不失真地通过滤波器，滤除带外的低频信号和高次谐波。

3模数转换电路

题目要求采样频率fs＝8kHz，字长＝8位，可选择转换时间不超过125μS的8位A/D转换芯片，ADC0809的转换时间为100μs，可选用ADC0809。

音频信号经过放大、滤波送给ADC0809模数转换电路，将模拟量转换为数字量，再经可编程器件送给存储芯片。

cp、oe、

eoc、start、ale、din[7..0]接图1.9。

4语音存储电路

存储芯片HM628128D管脚如图1.5所示。

HM628128D可存储8位131072字，5V供电，静态RAM。

语音存储时间≥10秒。

HM628128D在数字化语音存储与回放系统硬件电路中的接线如表1.1所示。

HM628128D读写功能如表1.2所示。

管脚名称

功能

在数字化语音存储与回放系统硬件电路中的接线

A16～A0

地址输入端

接图

I/O7～0

数据输入

片选

接低电平

CS2

接高电平

写使能端

输出使能端

VCC

电源正端

接

VSS

电源负端

接地

NC

空管脚

表1.1HM628128D在数字化语音存储与回放系统硬件电路中的接线

表1.2HM628128D读写功能

CS2

I/O

H

×

高阻

L

数据输出

读

写

5.数模转换电路

数模转换电路如图1.6所示。

题目要求变换频率fc＝8kHz，字长＝8位，可选择转换时间不超过125μS的8位D/A转换芯片，DAC0800的转换时间为100ns，可选用DAC0800。

存储芯片输出的数字量经可编程器件图1.9送给DAC0800数模转换电路，将数字量转换为模拟量。

6带通滤波器和功率放大器

带通滤波器2如图1.7所示。

放大器2和功率放大器如图1.8所示。

图1.6、图1.7、图1.8连接起来就可以获得音频信号。

7.数字化语音存储与回放系统软件电路

　FPGA外部接线如图1.9所示。

clk24m接24MHz晶振，cp接图1.4ADC0809模数转换电路，yy[7..0]接图1.5HM628128D，res接按键开关res为0时地址