电子信息工程求职时笔试面试题Word文件下载.docx
- 文档编号:14531612
- 上传时间:2022-10-23
- 格式:DOCX
- 页数:22
- 大小:40.77KB
电子信息工程求职时笔试面试题Word文件下载.docx
《电子信息工程求职时笔试面试题Word文件下载.docx》由会员分享,可在线阅读,更多相关《电子信息工程求职时笔试面试题Word文件下载.docx(22页珍藏版)》请在冰豆网上搜索。
反馈电路在各种电子电路中都获得普遍的应用,反馈是将放大器输岀信号(电压或电流)的一部分
或全部,回收到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号
去控制输岀,这就是放大器的反馈过程.凡是回收到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则为负反馈。
反馈电路的分类
按其电路结构又分为:
电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,
而负反馈电路则多应用在各种高低频放大电路上.因应用较广,负反馈对放大器性能有四种影响:
1.负反馈能提高放大器增益的稳定性。
2.负反馈能使放大器的通频带展宽。
3.负反馈
能减少放大器的失真。
4.负反馈能提高放大器的信噪比。
5.负反馈对放大器的输岀输
入电阻有影响.
5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);
负反馈的优点
(降低放大器的增益灵敏度,改变输入电阻和输岀电阻,改善放大器的线性和非线性失真,有效
地扩展放大器的通频带,自动调节作用)(未知)丁
6、放大电路的频率补偿的目的是什么,有哪些方法?
放大电路中频率补偿的目的有二:
-
一是改善放大电路的高频特性,
而是克服由于引入负反馈而可
能岀现自激震荡现象,使放大器能够稳定工作。
在放大电路中,
由于晶体管结电容的存在常常会
使放大电路频率响应的高频段不理想,
为了解决这一问题,常用的方法就是在电路中引入负反馈。
然后,负反馈的引入又引入了新的问题,那就是负反馈电路会岀现自激震荡现象,所以为了使放
大电路能够正常稳定工作,必须对放大电路进行频率补偿。
频率补偿的方法可以分为超前补偿和滞后补偿,主要是通过接入一些阻容元件来改变放大电路的
开环增益在高频段的相频特性,目前使用最多的就是锁相环。
7、频率响应,如:
怎么才算是稳定的,如何改变频响曲线的几个方法。
频率响应通常亦称频率特性,频率响应或频率特性是衡量放大电路对不同频率输入信号适应
能力的一项技术指标。
实质上,频率响应就是指放大器的增益与频率的关系。
通常讲一个好的放
大器,不但要有足够的放大倍数,而且要有良好的保真性能,即:
放大器的非线性失真要小,
放大器的频率响应要好。
“好”:
指放大器对不同频率的信号要有同等的放大。
之所以放大器具
有频率响应问题,原因有二:
一是实际放大的信号频率不是单一的;
;
二是放大器具有电抗元件
和电抗因素。
由于放大电
路中存在电抗元件(如管子的极间电容,
电路的负载电容、分布电容、
耦合电容、射极旁路电容等)
,使得放大器可能对不同频率信号分量的放大倍数和相移不同。
如
放大电路对不同频率信号的幅值放大不同,就会引起幅度失真;
如放大电路对不同频率信号产生
性电抗元件(电阻、电容、电感等)引起的,故不称为线性失真。
为实现信号不失真放大所以要需研究放大器的频率响应。
2)答案
由于放大器件本身具有极间电容,以及放大电路中有时存在电抗性元件,所以,当输入不同频率
信号时,电路的放大倍数将成为频率的函数,这个特性就是频率特性或者频率响应。
分为幅频
特性和相频特性。
改变频响曲线就是改变其幅度和相位响应,可以通过外加RCLC网络来改变
其幅频特性和相频特性
8、给岀一个差分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)
一般对于两级或者多级的运放才需要补偿。
一般采用密勒补偿。
例如两级的全差分运放和两
级的双端输入单端输出的运放,都可以采用密勒补偿,在第二级(输出级)进行补偿。
区别在于:
对于全差分运放,两个输出级都要进行补偿,而对于单端输出的两级运放,只要一个密勒补偿。
9、什么是零点漂移?
怎样抑制零点漂移?
零点漂移,就是指放大电路的输入端短路时,输岀端还有缓慢变化的电压产生,
即输岀电压
偏离原来的起始点而上下漂动。
抑制零点漂移的方法一般有:
采用恒温措施;
补偿法(采用热敏
元件来抵消放大管的变化或采用特性相同的放大管构成差分放大电路);
采用直流负反馈稳定静
态工作点;
在各级之间采用阻容耦合或者采用特殊设计的调制解调式直流放大器等。
10、射极跟随器
射极跟随器(又称射极输出器,简称射随器或跟随器)是一种共集接法的电路(见下图a),
它从基极输入信号,从射极输出信号。
它具有高输入阻抗、
低输出阻抗、输入信号与输出信号相
位相同的特点。
射随器的主要指标及其计算:
1、输入阻抗
从上图(b)电路中,从1、1'
端往右边看的输入阻抗为:
Ri=Ui/lb=rbe+(1+3)ReL
式中:
ReL=Re//RL,rbe是晶体管的输入电阻,对低频小功率管其值为:
rbe=300+(1+3)(26毫伏)
/(le毫伏)
在上图(b)电路中,若从b、b'
端往右看的输入阻抗为Ri=Ui/Ii=Rb//Rio.
由上式可见,射随器
的输入阻抗要比一般共射极电路的输入阻抗
rbe高(1+3)倍。
2、输岀阻抗
将Es=0,从上图(C)的e、e'
往左看的输岀阻抗为:
Ro=Uo/Ui=(rbe+Rsb)/(1+3),式中Rs=Rs//Rb,
若从输岀端0、0'
往左看的输岀阻抗为Ro=Ro//Reo
3、电压放大倍数
根据上图(b)等效电路求得:
Kv=Uo/Ui=(1+3)Rel/[Rbe+(1+3)Rel],式中:
Rel=Re//RL,当
(1+3)Rel»
rbe时,Kv=1,通常Kv<
1.
4、电流放大倍数
Rsb=Rs//Rb,Ri=rbc+(1+B)Relo通常,射随器具有电流和功率放大作用。
11、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,
特别是广泛采用差分结构的原因。
放大电路的作用:
放大电路是电子技术中广泛使用的电路之一,其作用是将微弱的输入
信号(电压、电流、功率)不失真地放大到负载所需要的数值。
放大电路种类:
(1)电压放大器:
输入信号很小,要求获得不失真的较大的输出压,也称小信号放大器;
(2)功率放大器:
输入信号较大,要求放大器输出足够的功率,也称大信号放大器。
差分电路是具有这样一种功能的电路。
该电路的输入端是两个信号的输入,这两个信号的差值,为电路有效输入信号,电路的输出是对这两个输入信号之差的放大。
设想这样一种情景,如果存在干扰信号,会对两个输入信号产生相同的干扰,通过二者之差,干扰信号的有效输入为零,这就达到了抗共模干扰的目的。
12、同步电路和异步电路的区别是什么?
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟CLK,而所有的状态变化
都是在时钟的上升沿(或下降沿)完成的。
比如D触发器,当上升延到来时,寄存器把D端
的电平传到Q输出端。
异步电路主要是组合逻辑电路,用于产生地址译码器、FIFO或RAM的读写控制信号脉冲,
但它同时也用在时序电路中,此时它没有统一的时钟,状态变化的时刻是不稳定的,通常输
入信号只在电路处于稳定状态时才发生变化。
也就是说一个时刻允许一个输入发生变化,以
避免输入信号之间造成的竞争冒险。
13、什么是同步逻辑和异步逻辑?
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
14、什么是组合逻辑电路和时序逻辑电路?
数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合
电路),另一类叫做时序逻辑电路(简称时序电路)。
组合逻辑电路在逻辑功能上的特点是任
意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。
而时序逻辑电路在逻辑功
能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。
15、什么是”线与"
逻辑,要实现它,在硬件特性上有什么具体要求?
线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上,要用oc门来实现(漏极或
者集电极开路),,由于不用0C门可能使灌电流过大,而烧坏逻辑门。
同时在输出端口应加
一个上拉电阻.(线或则是下拉电阻)。
OC门,又称集电极开路(漏极开路)与非门门电路,OpenCollector(OpenDrain)。
为什
么引入OC门?
实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上,将这些与非门上的数据(状态电平)用同一条导线输送出去。
因此,需要一种新的与非门电路--OC门来实现“线与逻辑”。
OC门主要用于3个方面:
1、实现与或非逻辑,用做电平转换,用做驱动器。
由于0C门电路的输出管的集电极悬空,使用时需外接一个上拉电阻Rp到电源VCC。
OC门使用上拉电阻以输出高电平,此外为了
加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑
应当足够大;
从确保足够的驱动电流考虑应当足够小。
2、线与逻辑,即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能。
在总线传输等实际应用中需要多个门的输出端并联连接使用,而一般TTL门输出端并不能
直接并接使用,否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流),而烧
坏器件。
在硬件上,可用0C门或三态门(ST门)来实现。
用0C门实现线与,应同时在输出端口应加一个上拉电阻。
3、三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占
用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如高电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比0C门快,常
用三态门作为输出缓冲器。
16、什么是Setup和Holdup时间?
Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿(如上
升沿有效)T时间到达芯片,这个T就是建立时间-Setuptime。
如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果holdtime不
够,数据同样不能被打入触发器。
17、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子信息工程 求职 笔试 试题