多功能数字钟设计与制作Word格式.docx
- 文档编号:14518645
- 上传时间:2022-10-23
- 格式:DOCX
- 页数:8
- 大小:209.67KB
多功能数字钟设计与制作Word格式.docx
《多功能数字钟设计与制作Word格式.docx》由会员分享,可在线阅读,更多相关《多功能数字钟设计与制作Word格式.docx(8页珍藏版)》请在冰豆网上搜索。
微型计算机技术已经在许多领域得到了广泛的应用。
数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。
因此,研究数字钟及扩大其应用,有着非常现实的意。
数字电子钟,从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成:
振荡器,分频器,60进制的秒、分计时器和12进制计时计数器,秒、分、时的译码显示部分及校正电路等。
二;
研究内容
本文介绍了基于石英晶体振荡器,分频器,计数器,译码器,LED显示器和校时电路的数字钟设计,在内容上详细的介绍了元器件的工作内容以及运用原理。
同时讲述数字钟的电路板焊接制作工艺中遇到的问题和处理方法。
数字钟是一种由石英晶体振荡器,分频器,计数器,译码器,LED显示器和校时电路来实现时、分、秒计时的装置,比机械式时钟有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。
这次实验是设计一个多功能数字钟,用来实现24时、60分、60秒的计数功能。
本系统采用了
CMOS系列双直插式中小规模集成芯片。
总体设计有主体电路和扩展电路两大部分组成。
三;
数字钟的设计
数字电子钟一般由振荡器、译码器、显示器等几部分电路组成,这些电路都是数字电路中应用最广的基本电路。
振荡器产生的1Hz的方波,作为秒信号。
秒信号送入计数器进行计数,并把累计的结果以“时”、“分”、“秒”的数字显示出来。
“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现;
“分”的计数、显示电路与“秒”的相同;
“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。
所有计时结果由七段数码管显示器显示。
用4个与非门构成调时电路,通过改变方波的频率,进行调时。
最后用与非门和发光二极管构成整点显示部分。
总体设计图
图3.1总体设计图
数字钟实际上是一个对标准频率(1HZ)进行计数的电路。
因为计数的起始时间与标准时间的不一致,所以要在电路上加一个校时电路,同时又要求标准的1HZ时间信号做到准确稳定。
通常我们使用石英晶体振荡电路构成数字钟。
这样的数字钟会比较稳定,也更加精确。
图3.2脉冲产生电路
振荡器可由晶振组成(如图15),也可以由555定时器组成。
图16是由555定时器构成的1HZ的自激振荡器,其原理是:
第一暂态2、6端电位为Vcc3,则输出为高电平,三极管不导通,电容C充电,此时2、6端电位上升。
当上升至大于Vcc32时,输出为低电平,三极管导通,电容C放电,此时2、6端电位下降,下降至Vcc31时,输出高电平,以此循环。
根据公式得,此时频率为0.991。
来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器,分别得到“秒”个位、十位后,用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。
用第二个六进制计数器得信号得到“时”个位、十位。
十进制和六进制计时器原理图。
1Hz的方波信号作为脉冲信号进入74LS161
可预置四位二进制计数器(异步清除)的1引脚,当输出为1010即11,13引脚都为高电平时,由于清零端低电平有效,所以两信号经过与非门取反,作为六进制计时器的脉冲信号和进入十进制计时器清零端,分别使六进制计时器计数和使十进制计时器清零。
同理,当六进制输出为0110即11,12引脚都为高电平时,经过与非门取反,作为下一级时器的脉冲信号和进入六进制计时器清零端,分别使下一级计时器计数和使六进制计时器清零。
各计数器输出接4511七段译码器的输入端。
图3.3
二十四进制计数器原理图
二十四进制计时器原理图。
上一级信号作为脉冲信号进入个位74联赛161
可预置四位二进制计数器(异步清除)的1引脚。
当个位计时器输出为1010,或十位计时器输出0010,同时个位计时器输出为0100时,个位计时器清零。
可列出以下逻辑表达式:
12*1313*11BABB,化简为12*13*13*11BABB,经过四个与非门进入个位的清零端。
同理十位计时器输出0010,同时个位计时器输出为0100,即U19的12引脚,U23的13引脚都为高电平时,由于清零端低电平有效,所以两信号经过与非门取反,进入十位计时器清零端清零。
各计数器输出接4511七段译码的输入端。
D1起隔离的作用,否则有信号对U23有干扰。
3.显示部分电路,译码显示电路选用4511芯片直接驱动共阳极的七段数码管。
六个4511芯片集成电路构成数字钟的七段数码显示管显示译码/驱动器。
4511七段显示译码器输出高电平有效,将8421BCD码译成七段(a、b、c、d、e、f、g)输出,用以直接驱动LED七段数码显示对应的十进制数。
4511输入接计数器的四个输出端(除进位输出)。
译码驱动电路将计数器输出的BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工流。
四;
总原理图及元器件清单
元件清单
图4.1元件清单
总原理图
图4.2总原理图
ISD4004语音芯片采用CMOS技术,内含晶体振荡器、防混叠滤波器、平滑滤波器、自动静噪、音频功率放大器及高密度多电平闪烁存储陈列等,因此只需很少的外围器件就可构成一个完整的声音录放系统。
芯片设计是基于所有操作由微控制器控制,操作命令通过串行通信接口(SPI或Micwire)送入。
采样频率可为4.0kHz、
5.3kHz、6.4kHz、8.0kHz频率越低,录放时间越长,而音质则有所下降。
片内信息存于闪烁存储器中,可在断电情况下保存100年(典型值)
反复录10万次。
器件工作电压3V,工作电流25~30mA,维持电流1uA,单片录放语音时间8~16min,音质好,适用于移动电话机及其它便携式电子产品中。
图4.2
图4-2ISD4004系列语音芯片外部引脚图
1、简述
(1)单片8
分钟语音录放;
(2)内置微控制器串行通信接口;
(3)3V单电源工作;
(4)多段信息处理;
(5)工作电流25-30mA,维持电流1μA;
(6)不耗电信息保存100
年(典型值);
(7)高质量、自然的语音还原技术;
(8)10
万次录音周期(典型值);
(9)自动静噪功能;
(10)片内免调整时钟,可选用外部时钟。
ISD4004
系列工作电压3V,单片录放时间8至16分钟,音质好,适用于移动电话及其他便携式电子产品中。
芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。
芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口(SPI或Microwire)送入。
芯片采用多电平直接模拟量存储技术,每个采样值直接存贮在片内闪烁存贮器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和"
金属声"
。
采样频率可为4.0,5.3,6.4,8.0kHz,频率越低,录放时间越长,而音质则有所下降,片内信息存于闪烁存贮器中,可在断电情况下保存100年(典型值),反复录音10
万次。
2、引脚描述
电源:
(VCCA,VCCD)为使噪声最小,芯片的模拟和数字电路使用不同的电源总线,并且分别引到外封装的不同管脚上,模拟和数字电源端最好分别走线,尽可能在靠近供电端处相连,而去耦电容应尽量靠近器件。
地线:
(VSSA,VSSD)芯片内部的模拟和数字电路也使用不同的地线。
同相模拟输入(ANA
IN+)这是录音信号的同相输入端。
输入放大器可用单端或差分驱动。
单端输入时,信号由耦合电容输入,最大幅度为峰峰值32mV,耦合电容和本端的3kΩ电阻输入阻抗决定了芯片频带的低端截止频率。
差分驱动时,信号最大幅度为峰峰值16mV,为ISD33000
系列相同。
反相模拟输入(ANA
IN)差分驱动时,这是录音信号的反相输入端。
信号通过耦合电容输入,最大幅度为峰峰值16mV
音频输出(AUD
OUT)提供音频输出,可驱动5kΩ的负载。
片选(SS)此端为低,即向该ISD4004芯片发送指令,两条指令之间为高电平。
串行输入(MOSI)此端为串行输入端,主控制器应在串行时钟上升沿之前半个周期将数据放到本端,供ISD输入。
串行输出(MISO)
ISD的串行输出端。
ISD未选中时,本端呈高阻态。
串行时钟(SCLK)
ISD的时钟输入端,由主控制器产生,用于同步MOSI和MISO的数据传输。
数据在SCLK上升沿锁存到ISD,在下降沿移出ISD。
中断(INT)本端为漏极开路输出。
ISD在任何操作(包括快进)中检测到EOM或OVF时,本端变低并保持。
中断状态在下一个SPI周期开始时清除。
中断状态也可用RINT
指令读取。
OVF
标志指示ISD的录、放操作已到达存储器的未尾。
EOM标志只在放音中检测到内部的EOM标志时,此状态位才置1。
行地址时钟(RAC)
漏极开路输出。
每个RAC周期表示ISD存储器的操作进行了一行(ISD4004系列中的存贮器共2400
行)。
该信号175ms保持高电平,低电平为25ms。
快进模式下,RAC的218.75μs是高电平,31.25μs为低电平。
该端可用于存储管理技术。
外部时钟(XCLK)
本端内部有下拉元件。
芯片内部的采样时钟在出厂前已调校,误差在+1%内。
商业级芯片在整个温度和电压范围内,频率变化在+2.25%内。
工业级芯片在整个温度和电压范围内,频率变化在-6/+4%内,此时建议使用稳压电源。
若要求更高精度,可从本端输入外部时钟(如前表所列)。
由于内部的防混淆及平滑滤波器已设定,故上述推荐的时钟频率不应改变。
输入时钟的占空比无关紧要,因内部首先进行了分频。
在不外接地时钟时,此端必须接地。
自动静噪(AMCAP)当录音信号电平下降到内部设定的某一阈值以下时,自动静噪功能使信号衰弱,这样有助于养活无信号(静音)时的噪声。
通常本端对地接1mF的电容,构成内部信号电平峰值检测电路的一部分。
检出的峰值电平与内部设定的阈值作比较,决定自动静噪功能的翻转点。
大信号时,自动静噪电路不衰减,静音时衰减6dB。
1mF的电容也影响自动静噪电路对信号幅度的响应速度。
本端接VCCA则禁止自动静噪。
五;
实验结果分析与讨论
如主程序流程图所示。
整个程序包括主程序和延时子程序以及ISD语音录放程序等几部分。
STC89C52RC单片机提供了用户按键、显示和ISD4004所需接口。
它接收击键功作,并将相应指令传给ISD4004,同时监控ISD4004的中断输出。
如此设计便实现了循环录放的功能,同时在快进时,自动停止在下一个语音段开始处,并继续放音。
通过本章节完成了对ISD4004的延时程序、语音录放程序以及LED点阵显示程序,从而完成了对电路软件的设计工作。
本章主要介绍个部分软件的编译和作用,通过以上程序的正常运行从而完成了系统的软件部分的设计。
六;
研究成果
随着现代社会的建设,公共汽车越来越为大众所喜爱,不仅仅可以在低消费下达到目的地,同时也能很方便的省去很多的自驾麻烦。
是打工族和学生族的常用交通工具。
而随着人们使用公共汽车的普遍,车辆上一般都相当拥挤,造成许多的乘客未到站先下车或者推迟下车的情况,也加重了售票员的劳动强度。
随着信息社会的到来,单片机广泛的应用于工业控制系统、数据采集系统、自动测试系统、声学领域和微机技术等广阔的领域。
而利用单片机对语音芯片进行控制可以达到语音报站的效果。
因此,了解
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 设计 制作