基于Multisim的拔河游戏机Word格式.docx
- 文档编号:14289896
- 上传时间:2022-10-21
- 格式:DOCX
- 页数:14
- 大小:252.12KB
基于Multisim的拔河游戏机Word格式.docx
《基于Multisim的拔河游戏机Word格式.docx》由会员分享,可在线阅读,更多相关《基于Multisim的拔河游戏机Word格式.docx(14页珍藏版)》请在冰豆网上搜索。
信号发生器;
可逆计数/译码器;
74ls192;
CC4514
Abstract
Ourcurriculumdesignofprogramme-circuitisthesignal,non-reversingcountdecodingcircuitorcircuitintheshowandthecontrolcircuitoffoursectionsofthedesignofatugofwargame.thesignalanelectroniccircuitgroundingorbyaswitchtochoosethesourceproducepulsesthroughthedoorandthedoorandtherstriggersplasticcircuitafterplasticsurgeryofpulses.reversiblecountdecodingcircuitcountertheuseofintegratedchipinabinarycounter74ls192,codingfortheuseofintegrated.
Keywords:
Signalgenerators;
Codeforthecount;
前言
随着现代科技的不断开展,人们的生产生活水平也在不断提高。
与此同时,各式各样的仪器设备、新型家电产品都在不断出现,丰富着人们的生活,为人们排忧解难,娱乐身心。
拔河游戏机就是一种综合性、趣味性的试验,它结构简单,易安装与调试,使生产或者自行制作的最正确选择。
1设计任务与要求
〔1〕拔河游戏机需要15个或者9个发光二极管排列成一行,开机后只有中间一个发亮,以此作为拔河的中心线,游戏双方各持一个按键,迅速的,不断的按动产生脉冲,谁按得快,亮点向谁方向移动,没按一次,亮点移动一次。
移动到任一方终端二极管发亮,这一方就得胜,此时双方按键均无作用,输出保持,只有经复位后才使亮点回复到中心线。
〔2〕显示器显示胜出者。
2总体框图
2.1设计方案
〔1〕本课题所设计的拔河游戏机由9电平指示灯排列成一行,开机之后只有中间一个电平指示灯亮,以此作为拔河的中心线。
可逆计数器原始状态为0000,经译码后输出中间的电平指示灯亮。
游戏双方各持一个按键,迅速地、不断地按动产生脉冲信号,谁按得快,亮点向谁方向移动,每按一次,亮点移动一次。
移到任一方终端指示灯点亮,这一方就获胜,此时双方按键均无作用,输出保持,只有经裁判复位后才使亮点恢复到中心线。
〔2〕当一局比赛结束后,由点亮该终点灯的信号使电路封锁加减脉冲信号的作用,即实现电路自锁,使加减脉冲无效。
同时,使计分电路自动加分。
当两人比赛结束后,裁判可以让计分显示器清零。
〔3〕控制电路局部应能控制由振荡器产生的脉冲信号进入计数器的加减脉冲的输入端,其进入方向那么由参赛双方的按键信号决定。
2.2电路原理图
3实验元器件选择及其功能
+5V直流电源5个
单刀双掷开关4个
DCD_HEX译码显示器2个
74LS192D同步十进制可逆计数器1片
CC4514BD4线—16线译码器1片
CC4518BD双同步十进制计数器1片
74LS00D与非门8片
74LS02D或非门1片
74LS08D与门2片
电阻1KΩ4个
电阻200Ω9个
发光二极管LED9个
〔1〕74LS08与门
74LS08引出端符号:
AB输入端Y输出端
图3.174LS08引脚图
图3.274LS08逻辑功能图
〔2〕74LS00与非门
74LS00D引出端符号:
图3.374LS00引脚图
INPUT
OUTPUT
A
B
Y
L
H
图3.474LS00逻辑功能图
〔3〕74LS02D或非门
74ls02引出端符号:
AB输入端Y输出端
图3.574LS02引脚图
图3.674LS02逻辑功能图
〔4〕74LS192D同步十进制可逆计数器
74LS192可预置的同步十进制可逆计数器,其主要电特性的典型值如下:
74LS19232MHz95mW。
74LS192的去除端是异步的。
当去除端〔MR〕为高电平时,不管时钟端〔CPD、CPU〕状态如何,即可完成去除功能。
192的预置是异步的。
当置入控制端〔PL〕为低电平时,不管时钟CP的状态如何,输出端〔Q0~Q3〕即可预置成与数据输入端〔P0~P3〕相一致的状态。
192的计数是同步的,靠CPD、CPU同时加在4个触发器上而实现。
在CPD、CPU上升作用下Q0~Q3同时变化,从而消除了异步计数器中出现的计数尖峰。
当进行加计数或减计数时可分别利用CPD或CPU,此时另一个时钟应为高电平。
当计数上溢出时,进位输出端〔TCU〕输出一个低电平脉冲,其宽度为CPU低电平局部的低电平脉冲;
当计数下溢出时,错位输出端〔TCD〕输出一个低电平脉冲,其宽度为CPD低电平局部的低电平脉冲。
当把TCD和TCU分别连接后一级的CPD、CPU,即可进行级联。
图3.774LS192管脚图
74LS192管脚说明:
当置入控制端〔PL〕为低电平时,不管时钟CP的状态如何,输出端3,2,6,7即可预置成与数据输入端15,1,10,9相一致的状态,可当成输出端。
14为置零端;
11为置数端。
3,2,6,7为输出端;
14为置零端;
5为加法计数端;
4为减法计数端;
12,13分别为进.借位端。
H=高电平L=低电平X=不定〔高或低电平〕↑=由“低〞→“高〞电平的跃变
图3.8真值表
图3.9引脚功能表
〔5〕CC4514BD
4线-16线译码器
CC4514由一可选通锁存器和一4线-16线译码器组成。
锁存器所保存地数据为在选通脉冲由1至0转换之前地最后输入数据。
INH控制端将所有输出置为0,而与数据或选通脉冲的输入状态无关。
译码器功能表列出了输入数据的组合及对应的选择输出。
CC4514提供了24引线多层陶瓷双列直插〔D〕、熔封陶瓷双列直插〔J〕、塑料双列直插〔P〕3种封装形式。
图3.104514BD管脚图
4514BD管脚说明:
A0~A3—数据输入端
INH—输出禁止控制端
LE—数据锁存控制端
Y0~Y15—数据输出端
输
入
高电平输出端
LE
INH
A3
A2
A1
A0
1
YO
Y9
Y1
Y10
Y2
Y11
Y3
Y12
Y4
Y13
Y5
Y14
Y6
Y15
Y7
×
无
Y8
①
①输出状态锁定在上一个LE=“1〞时,A0~A3的输入状态
图3.114514BD逻辑功能图
〔6〕CC4518BD双十进制同步计数器
CC4518是一个双BCD同步加计数器,内含两个单元的加计数器,其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN,可用时钟脉冲的上升沿或下降沿触发。
由表可知,假设用ENABLE信号下降沿触发,触发信号由EN端输入,CLK端置“0”;
假设用CLK信号上升沿触发,触发信号由CLK端输入,ENABLE端置“1”。
RESET端是清零端,RESET端置“1”时,计数器各端输出端Q1~Q4均为“0”,只有RESET端置“0”时,CC4518才开始计数。
24518BD管脚图
4518BD管脚说明:
1CP、2CP—时钟输入端
1R、2R—去除端
1EN、2EN—计数允许控制端
1Q0~1Q3—计数器输出端
2Q0~2Q3—计数器输出端
输出功能
CP
R
EN
↑
加计数
↓
保
持
全部为“0〞
34518逻辑功能表
4单元电路设计
4.1整形电路
由与门74LS08D和与非门74LS00D构成。
因74LS192D是可逆计数器,控制加减的CP脉冲分别加至5脚和4脚,此时当电路要求进行加法计数时,减法输入端CPD必须接高电平;
进行减法计数时,加法输入端CPU也必须接高电平,假设直接由A、B键产生的脉冲加到5脚或4脚,就有很多时机在进行计数输入时另一计数输入端为低电平,使计数器不能计数,双方按键均失去作用,拔河比赛不能正常进行。
加一整形电路,使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲,这就减少了进行某一计数时另一计数输入为低电平的可能性,从而使每按一次键都有可能进行有效的计数。
电路图如下列图所示:
4.2编码电路
由双时钟二进制同步可逆计数器74LS192D构成,它有2个输入端,4个输出端,能进行加/减计数。
通过编码器来控制电平指示灯的显示,加计数时向右移动,进行减计数时,向相反方向移动。
电路图如下:
4.3译码电路
由4线-16线译码器4514BD构成。
译码器的输出Y0~Y15中选9个接电平指示灯,电平指示灯的正端接译码器;
这样,当输出为高电平时电平指示灯点亮。
比赛准备,译码器输入为0000,Y0输出为1,中心处指示灯首先点亮,当编码器进行加法计数时,亮点向右移,进行减法计数时,亮点向左移。
控制
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 Multisim 拔河 游戏机