EDA技术及应用第3章PPT文件格式下载.ppt

EDA技术及应用第3章PPT文件格式下载.ppt

《EDA技术及应用第3章PPT文件格式下载.ppt》由会员分享，可在线阅读，更多相关《EDA技术及应用第3章PPT文件格式下载.ppt（180页珍藏版）》请在冰豆网上搜索。

用于ByteBlaster或ByteBlasterMV下载电缆的并行接口（LPT接口）；

用于MasterBlaster通信电缆的串行接口；

用于USB-Blaster下载电缆、MasterBlaster通信电缆以及APU（AlteraProgrammingUnit）的USB接口（仅用于Windows2000和WindowsXP）。

3.2.2Quartus5.0软件的安装在满足系统配置的计算机上，可以按照下面的步骤安装Quartus5.0软件：

（1）将Quartus5.0光盘插入计算机的光驱中，运行安装程序setup.exe，出现如图3-1所示界面。

图3-1Quartus5.0安装界面,

（2）单击InstallQuartusandRelatedSoftware按钮,进入安装Quartus5.0软件的安装向导界面，如图3-2所示。

在这个安装向导界面中，可以选择安装ModelSim-Altera软件、MegaCoreIPLibrary软件或者NiosEmbededProcesser，EvaluationEdition软件。

（3）图3-3所示为Quartus5.0安装类型选择界面，可以选择完全安装模式（Complete）或用户自定义安装模式（Custom）。

图3-2Quartus5.0安装向导界面,图3-3Quartus5.0安装类型选择界面,3.2.3Quartus5.0软件的授权1.授权文件的安装

（1）不论是Node-lockedLicense还是NetworkLicense，Quartus5.0软件都需要一个有效的、未过期的授权文件（license.dat）。

授权文件包括对Altera综合和仿真工具的授权，也包括MAX+PLUS软件。

（2）如果使用的是NetworkLicense，需要对授权文件进行简单的改动，并且需要安装和配置FLEXlm授权管理器（FLEXlmLicenseManagerServer）。

（3）如果使用的是Node-lockedLicense授权，需要安装软件狗（SentinelSoftwareGuard）。

（4）启动Quartus5.0软件。

（5）指定授权文件的位置。

2.申请授权文件首次运行Quartus5.0软件，如果软件不能检测到一个有效的授权文件，则将给出三种选择：

执行30天的评估模式，从Altera公司网站自动提取授权以及指定一个有效授权文件的正确位置。

如果用户已经有了Altera公司提供的AlteraID、序列码、网络接口卡号等相关信息，则可以通过网站中的licensing部分得到一个ASCII授权文件license.dat。

3.在Quartus5.0软件中指定授权文件上面的操作完成之后，可以通过下面的方法指定授权文件位置。

操作步骤如下：

（1）启动Quartus5.0软件。

（2）在提示界面中选择Specifyvalidlicensefile项，在弹出的Options对话框中选择LicenseSetup页面，如图3-4所示。

图3-4Options对话框的LicenseSetup页面,（3）在Licensefile文本框中指定license.dat文件所在目录，也可以用形式代替指定的授权文件目录，其中表示授权文件所在PC服务器的主机名，表示在license.dat中指定的端口号。

（4）单击OK按钮退出。

授权文件中所授权的所有AMPP和MegaCore功能都在LicenseSetup页面上的LicensedAMPP/MegaCorefunctions中列出。

3.3文本输入设计方法3.3.1创建工程1.打开当前工程启动“NewProjectWizard”，弹出如图3-5所示的对话框。

点击该对话框最上一栏右侧的按钮“”，找到文件夹d:

VHDLcount，作为当前工作目录。

第二栏的cnt4是当前工程的名称；

第三栏将顶层文件实体名也设置为cnt4。

图3-5使用“NewProjectWizard”创建工程,2.将设计文件加入到工程中点击图3-5中的“Next”按钮，弹出AddFiles对话框，如图3-6所示。

点击“AddAll”按钮将有关设计文件加入到当前工程中。

如果在建立工程文件之前没有建立源文件，则直接点击“Next”按钮进入下一步操作。

图3-6添加设计文件对话框,3.选择目标器件继续点击“Next”按钮，出现如图3-7所示的选择目标器件的窗口，指定目标器件的步骤如下：

（1）在Family下拉列表框中选择目标器件系列，如FLEX10K。

（2）在Availabledevices下拉列表中指定一个目标，或选择AutodeviceselectedbytheFitterfromtheAvailabledevicelist，由编译器自动选择目标器件。

（3）在Filters选项中设置目标器件的选择条件，这样可以缩小器件的选择范围，选项包括封装形式、引脚数目及器件速度等级。

图3-7器件选择对话框,4.选择综合器和仿真器继续点击“Next”按钮，则弹出如图3-8所示的选择仿真器和综合器的对话框，如果不作任何选择，则表示选择Quartus5.0自带的综合器和仿真器。

也可以选择其他第三方综合器和仿真器等专业的EDA工具。

图3-8EDA工具设置对话框,5.结束设置点击“Next”按钮，出现如图3-9所示的当前工程设置信息显示窗口，对前面所做的设置情况作了汇总。

点击图中的“Finish”按钮，即完成了当前工程的创建。

图3-9工程设置信息显示,3.3.2设计输入1.新建文本文件

（1）在Quartus5.0管理器界面中选择菜单“File”“New”，或单击新建文件图标，出现New对话框，如图3-10所示。

在对话框中选择“VHDLFile”，点击“OK”按钮，打开文本编辑器。

图3-10新建文本文件对话框,

（2）选择菜单“File”“Save”或单击保存文件图标，保存文件，选中对话框下端的可选项“Addfiletocurrentproject”，如图3-11所示，文件在保存的同时被添加到项目count中，作为顶层实体文件。

图3-11保存文本文件cnt4.vhd,2.编辑文本文件【例3.1】4位模16加法计数器。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_UNSIGNED.ALL;

ENTITYcnt4ISPORT（clk,clr:

INSTD_LOGIC;

q:

BUFFERSTD_LOGIC_VECTOR（3DOWNTO0）;

ENDENTITY;

ARCHITECTURErtlOFcnt4ISBEGINPROCESS（clr,clk）BEGINIFclr=1THENq=0000;

ELSIFclkEVENTANDclk=1THENq=q+1;

ENDIF;

ENDPROCESS;

ENDARCHITECTURE;

输入完成后，对源文件进行保存即可。

3.3.3项目编译1.编译前的设置首先可选择或更换目标器件，在前面利用“NewProjectWizard”建立工程时已经选定了目标器件，如果前面没有选定或想更换器件，则可选择“Assignments”“Settings”项，在弹出的对话框中选择“CompilerSettings”项下的“Device”来选择器件。

选好器件后，再点击“Device&

PinOptions”按钮，出现“Device&

PinOptions”选择窗，从中选择“Configuration”页面，选择器件的配置方式。

还可以选择配置文件格式，如图3-12所示。

可用于器件编程的文件格式有：

.ttf、.rbf、.jam、.jbc和.hexout等，设计者可根据需要选择其中的一种或几种文件格式，这样编译器在编译后会自动生成该格式的配置文件供用户使用。

图3-12选择配置文件格式,在图3-12中点击“UnusedPins”标签，可设置目标器件闲置引脚的状态，可将闲置引脚设置为高阻输入状态或低电平输出状态，也可以不作任何设置。

还可以选择编译模式，选择“Assignments”“Settings”项，在弹出的对话框中点击“CompilationProcess”项，出现模式过程设置窗口，如图3-13所示。

选择“UseSmartcomplication”和“Preservefewernodenamestosavediskspace”选项，这样可使每次的重复编译运行得更快。

图3-13选择编译模式,2.编译Quartus编译器是由几个处理模块构成的，分别对设计文件进行分析检错、综合、适配等，并产生多种输出文件，如定时分析文件、器件编程文件和各种报告文件等。

选择“Processing”“StartCompilation”，或者点击按钮，即启动了完全编译，这里的完全编译包括分析和综合、适配、装配、定时分析、网表文件提取等过程。

如果只想进行其中某一项或某几项编译，可选择菜单“Tool”“CompilerTool”，或者点击按钮，即出现编译工具选择窗口，如图3-14所示。

其中共包括5个编译工具，分别为分析和综合器（Analysis&

Synthesis）、适配器（Fitter）、装配器（Assembler）、定时分析器（TimingAnalyzer）和网表提取器（EDANetlistWriter）。

点击每个工具前的小图标可单独启动每个编译器，如果点击“Start”按钮，则完成整个编译过程。

图3-14编译工具选择窗口,3.查看编译结果编译完成后，会将有关的编译信息显示在窗口中，可查看其内容。

还可以查看综合后的电路原理图，选择“Tool”“RTLViewer”菜单，即可观察经过综合生成的RTL（寄存器传输级）方式的电路原理图，本例生成的模16加法计数器原理图如图3-15所示。

图3-15cnt4.vhd综合后的RTL级原理图,为了得到设计综合后的门级电路图，选择菜单“Tool”“TechnologyMapViewer”，可查看综合后的门级电路原理图。

注意，对于不同的目标器件，尽管逻辑功能一样，但其门级电路结构是不一样的，本例的门级原理图如图3-16所示。

图3-16cnt4.vhd综合后的门级原理图,3.3.4仿真验证1.打开波形编辑器选择菜单“File”“New”，在“N