武汉理工大学FPGA第3章FPGA开发平台Word格式.docx
- 文档编号:14221062
- 上传时间:2022-10-20
- 格式:DOCX
- 页数:21
- 大小:1.58MB
武汉理工大学FPGA第3章FPGA开发平台Word格式.docx
《武汉理工大学FPGA第3章FPGA开发平台Word格式.docx》由会员分享,可在线阅读,更多相关《武汉理工大学FPGA第3章FPGA开发平台Word格式.docx(21页珍藏版)》请在冰豆网上搜索。
Virtex-IIPro系列的FPGA(XC2VP30FFG896C)是Xilinx公司在2002年推出的高端FPGA产品,它采用13nm、1.5V、三重氧化层工艺技术,并继续沿用Virtex-2架构,在提供很高性能的同时,与以前推出的器件相比,Virtex-IIPro系列极大的降低了功耗。
在单个Virtex-IIPro系列的FPGA中,集成了IBM400MHZPowerPc处理器和622Mbit/s~6.25Gbit/s全双工串行收发器,使FPGA与片外芯片的数据传输能力有所提高,能够基本满足高速数据传输的要求。
3.2.2XUPV2Pro板卡特性简介
1.XUPV2Pro板卡处理器系列芯片特性
Virtex-IIPro系列芯片具有如下系统特性:
(1)用于改善信号传输质量的数字阻抗匹配技术(DCI);
(2)多达2个400MHZ、600多DMIPS、嵌入式IBMPowePc405处理器硬核;
(3)带有MicroBlaze核的软处理解决方案;
(4)用于数字信号处理的硬件乘法器,多达444个18×
18嵌入式乘法器;
(5)内部集成DSP工具,如TheMathWorks,MATLAB/Simulink、XilinxSystemGeneratorforDSP以及CandenceSPW;
(6)嵌入和分布式存储器;
(7)更加完善的系统时钟方案;
(8)采用先进的三重DES加密技术,对比特流数据进行加密处理,全面保障设计的安全性;
(9)部分/整体FPGA重配置,为产品提供现场可升级能力。
表3-1Virtex-IIPro系列FPGA性能参数
2.XUPV2Pro板卡主芯片XC2VP30与FFG896C的特性
(1)片内集成两片32位的PowerPc405处理器内核
(2)8个I/Obank
(3)8个DCM(时钟管理器)
(4)30816个LogicCells(逻辑单元)
(5)136个18×
18Bit多功能模块
(6)最大可用IO管脚为644
(7)可配置逻辑模块(CLB)
(8)3696个Slice
(9)428个MaxDistraRaM
(10)块RAM(BlockSelectRAM)
(11)136个18kb的BlockRAM
(12)最大的BlockRAM容量为2448KB
3.XUPV2Pro板卡特性
图3-3XUPV2Pro板卡实物图
图3-3所示为XUPV2Pro板卡实物图,其性能特性如下:
(1)嵌入PowerPC405处理器内核的Virtex-IIProFPGA
(2)可达2GB的DoubleDataRate(DDR)SDRAM;
(3)SystemACETM控制器及CompactFlashTM接口;
(4)一路USB配置端口;
(5)板上有一个ISP(In-SystemProgrammable)配置PROM,此FLASH可进行高速SelectMAPFPGA配置;
(6)支持“Golden”和“User”FPGA配置bitstream文件;
(7)有音频放大器和扬声器/耳机输出的AC97标准的Audio音频接口;
(8)RS-232DB9串行接口;
(9)两个PS-2接口,可以接键盘与鼠标;
(10)一路10M/100Mbass-TX标准以太网设备;
(11)一路XSGA输出;
(12)一路MGT(Multi-GigabitTransceivers)扩展接口;
(13)3个SATA端口,两个主端口和一个目标端口;
(14)与Virtex-IIProI/O管脚相连接的4个LED显示接口;
(15)与Virtex-IIProI/O管脚相连接的4路拨码开关输入;
(16)与Virtex-IIProI/O管脚相连接的5路按键输入;
(17)与80个Virtex-IIProI/O管脚相连接的6个扩展接口;
(18)与40个Virtex-IIProI/O管脚相连接的1个高速扩展接口;
(19)100MHz系统时钟,75MHzSATA时钟;
(20)板上电源;
(21)上电复位电路、手动复位,方便安全;
(22)PowerPC405复位电路
4.XUPV2Pro主板卡技术指标
(1)主处理器:
XC2VP30,FFG896C
(2)DDRSDRAM:
片外:
16M×
32-位
(3)PLATFORMFLASH:
32MBIT
(4)CF卡:
8MBIT
(5)拨码开关输入:
4路开关状态为“ON”时,FPGA逻辑为“0”
(6)LED灯输出:
4路FPGA逻辑为“1”时,点亮相应LED灯
(7)按键输入:
5路按键选中时,FPGA逻辑为“0”
(8)音频输入:
2通道,Microphone输入、LineIn输入(输入范围2Vrsm)
支持8KHz~96KHz@16/20/24/32-位采样
(9)音频输出:
2通道,LineOut输出、AMP输出(输出范围1Vrsm@10K
Ω/50pF负载)支持8KHz~96KHz@16/20/24/32-位采样
(10)异步串口:
3通道,RS232模式传输率:
RS232:
1Mbaud
(11)XSGA接口:
VGA接口,RGB格式,视频DAC芯片的像素时钟为180MHz;
视频输出像素为1280×
1024,刷新频率75Hz,最大分辨率为1600×
1200,刷新频率70Hz
(12)MGT扩展接口:
4路
1路为SMA接口,用户提供时钟输入
3路为SATA接口,两个主端口一个目标端口
SATA接口时钟75MHZ
(13)以太网接口:
10M/100Mbase-TX标准,标准的带红、绿、黄3个LED指示
灯的RJ45连接器,绿灯指示连接状态,黄灯指示数据传输或传输速度
(14)扩展接口:
6路,与80个Virtex-IIProI/O管脚相连接的,带有电压保护
(15)高速扩展接口:
1路,与40个Virtex-IIProI/O管脚相连接的
(16)工作温度:
0~70℃
3.3XUPV2Pro开发板主要模块介绍
开发板主要模块分为六部分:
①时钟、电源管理模块;
②下载配置模块;
③扩展接口模块;
④MGT模块;
⑤串口通信模块;
⑥音视频传输模块。
图3-4开发板主要模块
3.3.1时钟、电源管理模块
1.时钟管理模块
时钟管理与晶体振荡器密切相关。
所谓晶体振荡器,简称晶振,其作用是产生原始的稳定的时钟频率,这个频率经过频率发生器的分频或倍频就变成了各种不同的频率。
该板卡上有如下六种时钟管理单元:
(1)一个100MHz系统时钟(Y2)
这是一个能提供100MHz频率的晶振,是系统时钟。
一般来说,如果设计中用到其他频率的时钟(如PPC405需200MHz的时钟,PLB总线需50MHz的时钟),则都是由该时钟源经DCM分频或倍频后产生的。
(2)一个75MHz时钟(U10)
该时钟是专门为高速通道收发器的SATA口提供时钟源的,为75MHz。
(3)穿孔双向封装用户备用时钟(Y3)
晶振Y3只是个备用时钟源,处于开发板的背面,当其他的晶体振荡器都无法正常工作时才启用该时钟源。
(4)专为MGTs提供的外部时钟(J23-J24)
该时钟是专为TopMGT提供时钟频率,而且是由外部的时钟源提供,值得注意的是这里的时钟源还必须是差分的时钟源。
(5)一个32MHz时钟(Y4)
该时钟专为控制芯片ACE提供32MHz时钟频率。
(6)专为高速扩展接口模块提供的时钟
提供数字高速扩展接口模块的时钟,如若本板卡通过此高速扩展接口外接了板卡资源,那么该时钟源就能为接口模块提供时钟源。
2.电源管理模块
系统平台有如下两种提供电源的方式:
(1)外接220V三相稳压源,输出12V电压对系统供电;
(2)对开发板的J26端口提供5V电源供电。
两种供电方式都有相应的复位开关SW11,图3-5(a)和图3-5(b)分别表示电压转换芯片结构图和电源转换模块实物图。
图3-5(a)电压转换芯片结构图图3-5(b)电源转换模块实物图
无论使用那种供电方式,图中的电源管理模块都会对输入电压进行电压转换,转换芯片分别为TPS54615、TPS54616和TPS54613。
三块芯片功能几乎相同,只是转换后得到的电压幅值不同,分别为2.5、3.3和1.5V。
下面以TPS54613芯片为例,对电压转换芯片作简要说明。
TPS54613芯片为28管脚的PowerPAD封装型式,性能参数和引脚排列可查阅相关资料,电压转换芯片一般都有外接定时电容、输出电阻以及积分电容或滤波电容。
当电路中有5V电压输入时,在存在电压差值的情况下定时电容被线性地充放电,从而产生了电流输出。
在一个时钟周期内,输出电路把这一电流准确地送到负载电阻中。
由于负载电阻的另一端接地,于是经滤波后的电流被滤波电容积分而得到输出电压,从而完成了电压转换。
3.3.2下载配置模块----ACE模块
图3-6ACE模块实物图
图3-6所示为ACE模块的实物图。
ACE模块主要是提供CF卡与主芯片V2P30的接口,并管理FPGA配置数据。
这里所使用的控制器芯片为XCCACE—TQG1441,该控制器可提供如下几种端口:
(1)CompactFlash口;
(2)JTAG配置口;
(3)MPU微处理器口;
(4)JTAG测试口。
其配置方式有两种:
一种是将CF卡中的数据直接通过CompactFlash口
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 武汉理工大学FPGA第3章 FPGA开发平台 武汉理工大学 FPGA 开发 平台