基于ARM微处理器的嵌入式数据记录仪的设计1图文Word下载.docx
- 文档编号:14006483
- 上传时间:2022-10-16
- 格式:DOCX
- 页数:9
- 大小:27.70KB
基于ARM微处理器的嵌入式数据记录仪的设计1图文Word下载.docx
《基于ARM微处理器的嵌入式数据记录仪的设计1图文Word下载.docx》由会员分享,可在线阅读,更多相关《基于ARM微处理器的嵌入式数据记录仪的设计1图文Word下载.docx(9页珍藏版)》请在冰豆网上搜索。
数据记录仪;
实时存储技术;
1553B总线;
嵌入式计算
中图分类号:
TP302.1文献标识码:
A
EmbeddeddatarecorderdesignbasedonARMmicrocontroller
WangYangMiaoKejianZhuFeng
(SchoolOfComputerScienceandEngineering,NorthwesternPolytechnicalUniversity,Xi’an710129
Abstract:
Whendesigningtheaviationdevice,recordingsomeparametersareneededtOkeepthestabilityandreliabilitybecauseofitsworsesituation.Withembeddedcomputingtechnologyandreal-timestoragetechnology。
thepaper
proposedthedesignofDataRecorderbasedonARMmicrocontroller.recordingthedataanddownloadingthemindistinguishedtimespan.Thedesignoftheperipherycircuitbetweenon-boardmicrocontrollerandstoragesystemandthedesignofUSBhostsoftwareweredetailedinthispaper.Thedatafrom1553BBusconcludedthatsuchdesigncansatisfythereliabilityandrealtimeofaviationdevice’Sdatarecording.
Keywords:
data
recorder;
real-timestorage;
1553BBus;
embeddedcomputing
0引言
的具有一定借鉴意义的开发方案。
随着航空技术、电子信息、计算机技术、控制技术等的发展与进步,飞机系统设计任务涵盖了飞机机体的设计和飞机内部的电子系统设计,飞行数据记录仪可以对航空设备进行监视和记录,可以准确的知道设备在工作过程中的重要参数和运行情况。
但是飞行状态的设备通常处于高低温、碰撞等恶劣的环境,在这样的环境下进行数据记录通常面临着记录可靠性和稳定性的问题。
因此,本文提出一种数据采集与数据下载分时进行的方法,解决了恶劣环境下数据记录这个技术难点。
把采用FI。
ASH技术的存储器引入到系统中进行实时数据记录,这样的存储介质可以长时间保存数据。
在飞行任务完成以后采用USB技术把存储器上的数据下载到U盘上。
这种方案成本低廉,能提加系统可靠性,并提高可持续采集时间,具有较大的灵活性。
本文期望引入嵌入式技术和实时存储技术,阐述基于ARM微处理器的数据记录仪的设计方法,提出一套通用1设计方案
基于ARM微处理器的嵌入式数据记录仪具有数据采集、存储和下载的功能[1],主要由图1所示的几个部分组成:
1采集电路:
数据采集电路依据不同的应用来设计,可以是某些标准的总线结构,例如1553B、429航空总线标准,也可以是多路A/D等。
2板载存储器:
由于板卡是记录、下载分时进行,板载存储器必须对数据进行实时存储。
3USB主机:
实现数据下载,任务完成以后负责把板载存储器上的数据下载到U盘中。
4ARM微处理器‘2]:
做嵌入式运算,是记录仪的计算核心,控制采集电路,板载存储器和USB接口的工作。
5FPGA:
主要应用于扩展接口和译码,如果系统中的器件有非标准并口总线,必须通过译码才能连接到系统控制总线上。
・127・
万方数据
篁!
!
童皇重型耋丝查
图1数据记录仪组成结构
1.1ARM微处理器电路设计
微处理器可以采用PHII。
IPS公司的基于32位ARM7TDMI-S的LPC2000系列CPU,其主频可以达到60MHz,支持实时仿真和跟踪,并嵌入高速FLASH存储器。
CPU的内核电压为1.8V,i/o电压为3.3V,可以用三端稳压芯片AMSlll7输出。
采用MAX708T为CPU复位,MAX708T的复位阈值电压是3.08V,复位脉冲宽度为200ms。
板卡将处理器的外部存储器接口作为控制器总线,如果是标准的异步并口可以直接连接到该总线上;
如果是非标准的异步并口可以采用板卡上的FPGA进行译码,如果只是简单的数字量I/O,则可以直接连到CPU的GPIO上。
l-2板载存储系统的设计
存储系统的设计有两种方案:
1采用NAND型FLASH芯片,例如SAMSUNG公司的K9XX(的8UXA是制作大容量存储器常用的FLASH芯片。
在不考虑成本和复杂程度的情况下,采用NAND型而不采用NOR型是因为NAND型FLASH更适合于制作大容量的存储系统。
2采用标准IDE接口固态硬盘(ssD,目前有许多工业级的固态硬盘都具有封装尺寸小,接插牢固,容量大,读写速度快等优点。
两种方案在硬件设计上具有很大的不同,SSD可以直接把IDE接仁J挂接在系统总线上;
而FLASH一般不具有这样的接口,它只有8个I/O引脚用来串行的传送地址、数据和控制信息。
并且SSD不像FLASH要维护坏块信息表,所以采用SSD方式较为方便。
1.2.1IDE接口描述
设计中采用标准的44线IDE接口,从处理器角度看,IDE接口可被描述成一系列I/0端口:
一组16位的数据I/O,两根片选线(CS0和CSl,读写控制线(RD和WR,三根地址线(DA0,DAl,DA2和一个中断请求(INTRQ以及用来设置数据传输模式的控制线。
在ATAL30标准中,
・128・IDE接口对硬盘的输入输出操作均是通过对相应寄存器的读写来实现,这些端口寄存器统称为命令块寄存器,由片选线和地址线进行统一编址L3J。
1.2.2IDE寻址方式和传输模式
IDE可以用两种方法来寻址,分别是物理寻址方式(CHS和逻辑寻址方式(LBA。
LBA就是把存储区的物理地址参数转换成线性地址,对用户来说驱动器是由连续数据块(扇区组成的存储介质,不需要知道驱动器的磁头、磁道等参数,因此采用LBA的寻址方式,其与CHS映射关系为:
LBA一(柱面号×
磁头数×
磁头号×
扇区数+扇区编号一l。
1.2.3硬盘接口的实现
处理器在访问硬盘时使用的是P10模式。
在这个模式下如果想从硬盘的特定扇区读出数据信息,首先处理器要对磁头寄存器、柱面寄存器、扇区号寄存器、扇区数寄存器设置参数。
完毕后要等待至少400ns才能去读取状态寄存器的参数判断以上设置是否有效。
在处理器的角度,当处理器要写硬盘时,首先要查询状态寄存器的BSY位,如果BSY位为1则表示硬盘忙,此时处理器需要等待,当BSY位为0以后写入LBA地址和扇区总数寄存器来表征此次传输的地址和数据长度,写完以后读取状态寄存器的READY位,硬盘READY以后处理器向命令寄存器发送写命令,然后判断状态寄存器的DRQ位,当DRQ为0时处理器发送要传输的数据[4]。
其程序流程如图2所示。
图2写磁盘扇区流程
1.3USB主机控制器的设计
1.3.1ISPll61
采用PHILIPS公司的ISPll61设计USB主机接口[¨
]。
ISPl161是PHILIPS公司设计的USB主机/设备控制器,内部有一个USB主机控制器和一个设备控制器,内部有4KB的FIFO缓冲区,分为ITL和ATL两部分,中断、控制、批量传输使用ATL缓冲区,而ITL缓冲区是同步传输专用的。
1.3.2与处理器接口设计
把ISPll61的数据总线连接到处理器数据总线低16
王阳等:
基于ARM微处理器的嵌入式数据记录仪的设计箜!
塑
位,对于ISPll61内部32位寄存器的访问,先读取寄存器低16位,再读取高16位。
使用ISPll61的地址线AO访问HC的内部控制寄存器以及FIF(缓冲区RAM。
当A0为高电平时表示访问HC的指令端口,当AO为低电平时,表示访问的是HC数据端口。
因为ISPll61的数据线是16位,所以处理器应该按字访问,所以A0要接LPC2294的A1。
ISPll61的HC有单独的中断请求管脚,通过内部寄存器配置成边沿触发,有效信号长度是166rls,把相应的中断信号直接链接到LPC2294的外部中断管脚。
.uPbusI/F。
D【15:
0】D[15:
0l
RD群RD撑
WR#WR捍
CS#CS拌
徽处理器A2AIISPll61
AlA0
IROlfNTl
IRQ2INT2
图3ISPll61与微处理器接口设计
1.3.3USB过流检测电路设计
ISPll6l的每个下行端口都带有过流检测电路,可以采用M(SFET设计一个开关电路来保护U盘,将M(sFET的漏极接5V电源、Vbus接源极、PSW#接栅极。
漏极与源极上的压降为过流检测电压(Voc。
内部过流检测电路内嵌有一个电压比较器,其标称的电压阀值(Vtrip为75mV,当Voe超过Vtrip,PSW#输出高电平关闭MOSFET。
如果MOSFET上接一个150mfl的电阻时,过流阀值将达到500mA。
M(SFET选择不同的电阻将得到不同的过流阀值。
P.Ch
图4过流检测电路
1.3.4USB设备枚举
USB通信可以分成两种:
基于设备枚举的通信和基于实现设备用途的通信。
枚举是指主机需要了解USB设备的某些特性然后为后面的数据传输做准备。
设备枚举是采用控制传输来实现的,控制传输发送USB规范里定义的请求以使主设备了解和配置设备。
任何USB设备都是采用默认通道的端点0来进行控制传输的,一次控制传输由建立,数据(可选,状态3个阶段来完成。
USB设备枚举的具体步骤:
1U盘插入产生中断:
ISPll61的Hub端口在D+和D一上都有一个15kQ的下拉电阻,U盘的D+和D一上都带一个1.5kfl的上拉电阻,当U盘插入一个端口时,其上拉电阻使信号为高,Hub以此检测到U盘连接,然后给处理器发中断。
2重启U盘:
Hub响应主机控制器的命令使U盘的USB数据线D+和D一都为低电平10ms以使设备重启。
3采用控制传输完成枚举,主机发送命令来了解设备信息:
①发送GELDESCRIPTOR请求来获取默认流程最大封包大小;
②发送SET_ADIRESs请求给U盘分配地址;
③发送GET_NEW—D啖℃RIPTOR获取完整的设备描
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 ARM 微处理器 嵌入式 数据 记录仪 设计 图文