Xilinx-Zynq-7000-总结优质PPT.pptx
- 文档编号:13925561
- 上传时间:2022-10-15
- 格式:PPTX
- 页数:53
- 大小:4.60MB
Xilinx-Zynq-7000-总结优质PPT.pptx
《Xilinx-Zynq-7000-总结优质PPT.pptx》由会员分享,可在线阅读,更多相关《Xilinx-Zynq-7000-总结优质PPT.pptx(53页珍藏版)》请在冰豆网上搜索。
AdvancedeXtensibleInterface,GPMst/Slv,Zynq7000平台简介,Xilinx的SOC产品分类,3,Zynq7000平台简介,PS:
CortexA9ApplicationProcessingUnitPlatformDeviceDeviceController,PL:
XilinxArtix77z0107z020XilinxKintex77z0307z0457z100,Zynq-7000平台的系统架构,4,Zynq7000平台简介,Zynq-7000系统的处理系统:
PS,5,Zynq7000平台简介,PS:
APU两个CortexA9cpuNEON协处理器L1=32KB,L2=512KBPlatformDev.256KB-RAM,128KB-ROM定时器中断控制器DevicecontrollerDDR3、GigEDMA、USBSD、SPI、I2C、UART,Zynq-7000系统的逻辑资源:
PL,6,Zynq7000平台简介,PL资源Artix7:
7z010、7z020Kintex7:
7z030、7z045、7z100功耗PL和PS分开供电,可关断PL降低功耗;
再次启动PL须重配,需根据码流大小计算配置时间PL的配置方式对PL的配置可作为系统启动的一部分,或者在启动后的任何时候对其进行重配。
PL可以全部地重新配置或者部分动态地重新配置(PR)。
PR:
PartialReconfiguration,PR只配置PL的一部分。
参考设计建议时分复用PL资源,如更新设计系数或算法模块等,类似于动态地加载和卸载软件模块。
Zynq-7000系统的互联资源,7,Zynq7000平台简介,AXI_HP:
用于PL的四个高性能、高带宽主接口,位宽可配64或32,可访问PS的DDR3控制器和PS的片上RAM资源AXI_GP四个通用接口(两主两从),每个位宽为32,可访问PS的DDR3控制器、PS的片上RAM资源和其他从设备AXI_ACP用于PL的一个加速一致性主端口。
提供快速访问CPU,可选的与L1或L2缓存一致性,Zynq-7000系统的互联资源,8,Zynq7000平台简介,Zynq-7000系统的功能块构成,9,Zynq7000平台简介,SDK,XPS,XPS:
XilinxPlatformStudioSDK:
XilinxSoftwareDevelopentKit,MasterregSlavereg,.v.hdl.c,ARM软件开发,XPS,.c.cpp,Zynq-7000系统的功能块构成,10,Zynq7000平台简介,Android,WinCE,Linux,基于Zynq7000嵌入式开发,PS,主要内容,11,Zc702基本系统的建立,12,Zc702基本系统的建立和运行,Ref:
UG873(v14.5)Zynq-7000AllProgrammableSoC:
Concepts,Tools,andTechniques(CTT),XilinISE软件集成有BaseSyetemBuild(BSB)处理系统创建向导,来创建一个基于Zc702的嵌入式系统打开Xilinxplatformstudio,选择BSB创建新工程,硬件工程的名字必须是system.xpm,Zc702基本系统的建立,13,选择board为ZC702,next去掉默认添加的IP,BTNs_5Bits、LEDs_8Bits和SWs_8Bits,next向导流程完成后,可以选择GenerateBitstream,来获得下载到PL的位流码文件,Zc702基本系统的建立和运行,Zc702基本系统的建立,14,配置PS外设,点zynq标签,弹出zynq7000的内部结构图,点击绿色部分,即可配置相应选项,Zc702基本系统的建立和运行,Zc702基本系统的建立,15,配置PS外设,点zynq标签,弹出zynq7000的内部结构图,点击绿色部分,即可配置相应选项,Zc702基本系统的建立和运行,Zc702基本系统的建立,16,添加IP双击IPCatalog里的IP,自动弹出配置对话框,配置完成,自动添加IP,点击BusInterface,将列出工程中用到的所有IP,Zc702基本系统的建立和运行,Zc702基本系统的建立,17,添加IP互联打开Ports对话框,将列出所有IP端口及互联标签,根据实际情况进行配置,Zc702基本系统的建立和运行,Zc702基本系统的建立,18,查看各IP地址分配打开Addresses对话框,列出所有IP的地址分配,Zc702基本系统的建立和运行,Zc702应用系统的建立,19,在XPS主界面主菜单下选择ProjectExportHardwareDesigntoSDK.,将硬件设计导入SDK中点击下图所示的ExporttoSDK/LaunchSDK(输出到SDK/启动SDK),Zc702基本系统的建立和运行,Zc702应用系统的建立,20,出现下图所示的软件开发工(SoftwareDevelopmentKit,SDK)主界面,Zc702基本系统的建立和运行,Zc702应用系统的建立,21,打开NewProject界面,按如下设置参数,建立新的应用工程,Zc702基本系统的建立和运行,Zc702应用系统的建立,22,添加应用工程模板,或者实用空模板,点击“Finish”按钮,Zc702基本系统的建立和运行,Zc702基本系统的运行,23,开发板JTAG、USB-UART线连接PC在SDK主界面左侧的ProjectExplorer窗口下,右键选中peripheral_tests_0条目,点击鼠标右键出现浮动菜单,在浮动菜单内选择RunAs-RunConfigurations出现运行配置界面。
在该配置界面下,选择XilinxC/C+ELF选项,点击鼠标右键,出现浮动菜单,选择New。
生成新的运行配置界面。
用鼠标点击配置界面上方的Main、DeviceInitialization、STDIOConnection、ProfileOptions、DebuggerOptions和Common标签,查看这些标签界面下的,配置内容。
点击运行配置界面下方的“RUN”按钮,运行程序。
Zc702基本系统的建立和运行,主要内容,24,Zc702定制IP设计,25,目标介绍定制IP核的设计流程基于定制IP核应用程序的设计方法步骤通过使用CreateandImportPeripheralWizard设计工具,定制一个基于AXI-Lite规范的IP核模板基于IP核模板,添加自定义AXI_LED_IP核,并编译添加定制的AXILEDIP到处理器系统中,用该IP核控制Zc702板子上的8个LED实现不同的闪烁效果为该定制的IP核添加BSP,并编写应用程序,Zc702定制IP的设计流程,创建LED_IP,26,定制LED_IP包括产生LED_IP设计模板修改LED_IP设计模板创建LED_IP模板XPS主界面主菜单下,选择Hardware-CreateorImportPeripheral启动向导选CreateandImportPeripheralWizard对话框界面,-Createtemplatesforanewperipheral,-ToanXPSproject,next,Zc702定制IP的设计流程,27,在CreatePeripheral-NameandVersion,在name后面输入led_ip(该名字为IP核的名字,即led_ip_v1.00a),其它使用默认配置,点“Next”CreatePeripheral-BusInterface界面,在该界面下选择AXI-Lite:
Simpler,non-burstcontrolregisterstyleinterface,创建LED_IP,Zc702定制IP的设计流程,创建LED_IP,28,端口说明AXI-Lite:
为简单的,非猝发控制器类型的接口。
AXI4:
有猝发能力,高吞吐量、存储器映射类型的接口。
AXI-Stream:
有猝发能力,高吞吐量的流接口。
ProcessorLocalBus(PLBv4.6):
处理器本地接口。
FastSimplexLink(FSL):
快速简单连接接口。
在下界面中不选择Includedataphasetimer,Zc702定制IP的设计流程,创建LED_IP,29,在下图的CreatePeripheral-UserS/WRegister界面,按下面设置AXI寄存器个数:
软件可访问寄存器个数为2出现下图所示的CreatePeripheral-IPInterconnect界面,显示了默认的接口信号,使用这些默认信号即可,Next,Zc702定制IP的设计流程,创建LED_IP,30,CreatePeripheral-(Optional)PeripheralSimulationSupport界面,用默认配置,Next出现如下图所示的界面,使用Verilog编辑代码,要选中VeriloginsteadVHDL出现如下图所示的CreatePeripheral-Congratulations界面,点“Finish”完成,Zc702定制IP的设计流程,创建LED_IP,31,LED_IP模板设计完成,在XPS主界面内,点击IPCatalog标签,在该标签界面下,可以找到LED_IP如下图所示:
在./pcores/ed_ip_v1_00_a目录下保存LED_IP信息,文件结构如图,Zc702定制IP的设计流程,32,基于产生的IP模板,需要修改处理器外设定义MPD文件、IPRTL文件led_ip.hdl和user_logic.vMPD在pcoreslcd_ip_v1_00_adata子目录led_ip.hdl在pcoreslcd_ip_v1_00_ahdlvhdl子目录User_logic.v在pcoreslcd_ip_v1_00_ahdlverilog子目录,完善LED_IP,Zc702定制IP的设计流程,33,完善LED_IP,user_logic.v,Zc702定制IP的设计流程,LED_IP的修改后,需Rescan在XPS主界面,选择Project-RescanUserRepositories。
将LED_IP作为外设添加到AXI总线,需要以下几步:
添加和连接LED_IP外设到AXI总线。
使led_ip的用户定义的逻辑端口和外部端口连接。
并给led_ip定制外设分配地址。
在system.ucf中添加PL引脚约束,34,添加AXI外设LED_IP,Zc702定制IP的设计流程,35,在driversled_ip_v1_00_asrc目录下,打开led_ip_selftest.c文件,将#include“xio.h”改成#include“xil_io.h”添加#defineLED_IP_USER_NUM_REG2定义,修改外设LED_IP的软件驱动,Zc702定制IP的设计流程,36,导入硬件设计主要步骤:
在XPS主界面下,选择Project-ExportHardwareDesigntoSDK.点击“Export选择EmptyApplication模板。
Finish。
在ProjectExplorer下,添加了e
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Xilinx Zynq 7000 总结