基于FPGA的千兆以太网控制器的设计Word文件下载.docx
- 文档编号:13738067
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:16
- 大小:193.56KB
基于FPGA的千兆以太网控制器的设计Word文件下载.docx
《基于FPGA的千兆以太网控制器的设计Word文件下载.docx》由会员分享,可在线阅读,更多相关《基于FPGA的千兆以太网控制器的设计Word文件下载.docx(16页珍藏版)》请在冰豆网上搜索。
Abstract:
Networkbecomesthefoundationofmoderncommoncommunications,it’surgenttosolvetheaccesstothesystemwiththeEthernetsimplyandefficiently.ThepaperdealswiththetechnologyofembeddedsystembasedontheFPGA.GigabitEthernettechnologyiswidelyusedinLocalAreaNetwork(LAN)recently,Layer2(MAC)switchchipisthekeychipbasedonwhichGigabitEthernettechnologycanbeused.Inthispaper,amethodthatimplementsGigabitEthernetcontrolleronFPGAisintroduced,whichcansupport1000Mbpstransmissionratewithhalf-duplexandfull-duplexmode,andthesimulationandverificationresultsaregiven.
Keywords:
GigabitEthernet;
FPGA;
Ethernetcontroller
1引言........................................................................................................2
2千兆以太网技术简介............................................................................3
3千兆以太网的工作原理.........................................................................4
4千兆以太网控制器的FPGA实现..........................................................6
5千兆以太网的具体设计方案.................................................................8
5.1MAC发送模块............................................................................8
5.2MAC接收模块..........................................................................12
5.3MAC的其它模块......................................................................14
6仿真结果..............................................................................................18
7结束语..................................................................................................20
8参考文献..............................................................................................20
1
1引言
目前,IP电视、视频流、网络游戏以及多媒体互动等业务逐步成为关注的焦点。
然而高清晰度的交互视频是带宽的巨大消
耗者,
进一步提升接入带宽已经迫在眉睫。
FPGA产品设计完
善,可以直接编程。
还具备可定制的灵活性,避免了较高的NRE(不可回收)成本。
这都使得基于SOPC的嵌入式开发逐渐成为新技术发展的最前沿。
嵌入式系统不同于通用型PC,具有以下特点:
①低功耗、体积小、集成度高;
②严格约束,嵌入式系统的硬件和软件都必须高效率地设计;
③实时性,有较短的中断响应时间,从而使内部的代码和实时内核心的执行时间减少到最低限度。
目前,以太网802.3协议和TCP/IP协议是现今嵌入式系统接入Internet的首选协议。
而以太网(Ethernet)的核心思想是多用户使用共享的公共传输信道,它通过带冲突检测的载波侦听多路访问协议(CSMA/CD)来控制对介质的访问。
本文给出了完全用FPGA的控制逻辑来实现嵌入式系统Internet接入中的底层以太网控制器的设计方法。
并最终设计出符合IEEE802.3标准的控制器,从而实现了1000Mbps两种传输速率以及半双工和全双工两种工作模式,并可通过IEEE802.3标准定义的介质独立接口(MII)与以太网物理层芯片相连接。
2
[1]
[2]
2千兆以太网技术简介
以太网技术是当今应用广泛的网络技术,千兆以太网技术继承了以往以太网技术的许多优点,同时又具有诸多新特性,例如传输介质包括光纤和铜缆,使用8B/10B的编解码方案,采用载波扩展和分组突发技术等。
正是因为具有良好的继承性和许多优秀的新特性,千兆以太网已经成为目前局域网的主流解决方案。
千兆以太网利用原以太网标准所规定的全部技术规范其中包括CSMA/CD协议、以太网帧、全双工、流量控制以及IEEE802.3标准中所定义的管理对象。
千兆以太网的关键技术是千兆以太网的MAC层和以太网接口的实现。
随着多媒体应用的普及,千兆以太网必然得到广泛应用。
3
3千兆以太网的工作原理
本文介绍的千兆以太网交换芯片按照IEEE802.3标准实现了8个独立千兆端口之间的MAC帧交换,同时向下兼容10Mb/s和100Mb/s的MAC帧交换。
其最基本的工作原理可概括为“学习转发”。
它包括“学习”和“转发”两个部分。
芯片中包含一个MAC地址表,地址表的每个存储单元为一条如表1所示的72比特的MAC地址索引信息。
MAC地址表一共可以存储4096条MAC地址索引信息。
表1MAC地址索引信息结构表
71--53
52
51--49
48--1
保留比特
老化标志
端口编号
MAC地址
有效标志
端口接收到MAC帧后,提取MAC帧的源地址,并在表中查找与之对应的条目,如果没有找到,就把源地址和接收到该帧的端口编号捆绑成一条新的MAC地址索引信息,存储到MAC地址索引表中,这个过程为“学习”。
通过学习,就可以知道主机的地址和端口的映射关系。
有时还需要记录VLAN和端口的对应信息,建立VLAN索引表。
从端口接收到一个要求转发的MAC帧后,提取MAC帧中的目的地址,并在MAC地址表中查找与之对应的条目,从中得到目的地址对应的端口号,将MAC帧转发到相应的端口,这个过程为“转发”。
芯片设计的关键技术在于MAC帧的帧头信息提取和MAC地址表的管理。
对于帧头信息的提取包括判断是以太网帧还是
4
[3]
802.3帧,提取源地址和目的地址、VLAN信息和一些IP帧头信息,计算当前帧的优先级,根据不同的帧头信息进行相应的协议处理等。
为了实现1000Mb/s的MAC帧交换,MAC地址表必须满足三个要求:
必须能在几个时钟周期内查找到MAC地址相应的端口号,以满足千兆以太网需求的高吞吐量;
必须及时“学习”
到新
MAC帧的地址索引信息;
老化掉长时间没有访问到的
MAC地址索引信息。
为了达到这些要求,本芯片中采用了HASH算法。
5
交换处理
模块
MAC地
址表
VLAN地
4千兆以太网控制器的FPGA实现
整个控制器的结构框图如图1所示,整个控制器由接口帧缓存、MAC帧处理模块、交换处理模块、内存管理模块、寄存器以及RS232接口组成。
芯片内部有一个容量为108k字节的双端口SRAM,用于缓
存接收到的MAC
帧,内存管理模块负责该SRAM存储空间的
分配、释放和读写控制。
GMII/MII
接口
读总线
写总线
请
求/
应
答
释
放
读
/
写
帧头帧尾
帧换发
描述符
状态信息
态控制/控信制信息
息
配置信息
用户接口
包处理(来自交
换处理模块)
图1千兆以太网控制器结构框图
芯片内部核心部分工作时钟频率为125MHz,端口有可能会接在100Mb/s或10Mb/s的网段上,此时接口的工作时钟为25MHz,因此需要一个接口缓存模块来缓存数据。
该模块一般是FIFO。
RS232接口是芯片与用户的接口,通过该接口,用户可以读取寄存器的值来了解芯片的工作状态,可以配置寄存器来调整芯片的工作模式。
6
交换处理模块是整个芯片的核心模块,帧头信息提取和MAC地址表的管理都在这个模块中实现,其结构框图如图2所示。
帧头信息分析模块接收到MAC帧处理模块送来的帧头信息后,提取出目的地址、源地址、VLAN以及IP头中的优先级等信息,并将其转发到学习转发控制模块。
并根据帧头、帧尾以及帧有效信号产生帧状态指示信号发送到端口记录模块。
来自MAC帧
帧状态
处理完成
处理模块
应答
到内存管理
请求/应答
帧头
信息
VLAN
请求/应答
学习转发信息应答
指示信息
端口信息
请求/
MAC
W/F
请求/应答MAC
到MAC帧处理
图2交换处理模块结构框图
7
5千兆以太网的具体设计方案
以太网控制器的FPGA设计工作包括以太网MAC子层的FPGA
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 千兆 以太网 控制器 设计
![提示](https://static.bdocx.com/images/bang_tan.gif)