FPGA习题集及参考答案讲解Word下载.docx
- 文档编号:13728745
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:37
- 大小:50.70KB
FPGA习题集及参考答案讲解Word下载.docx
《FPGA习题集及参考答案讲解Word下载.docx》由会员分享,可在线阅读,更多相关《FPGA习题集及参考答案讲解Word下载.docx(37页珍藏版)》请在冰豆网上搜索。
17.()仿真是布局布线后进行的后仿真,仿真时考虑了布线延时,和芯片
实际的工作情况更加接近。
18.
)配置存储器结构。
)。
)的设计方法。
)状态机两类。
)、()、输入/输出端
目前Xilinx公司生产的FPG炷要采用了(
19.描述测试信号的变化和测试工程的模块叫做(
20.现代电子系统设计领域中的EDA采用(
21.有限状态机可分为()状态机和(
22.VerilogHDL中的端口类型有三类:
(
口。
23.VerilogHDL常用两大数据类型:
24.FPGACPLDS计流程为:
原理图/HDL文本输入“()”综合"
适配”()
“编程下载”硬件测试。
25.()是描述数据在寄存器之间流动和处理的过程。
26.连续赋值常用于数据流行为建模,常以()为关键词。
27.VerilogHDL有两种过程赋值方式:
()和()。
28.'
timescalelns/100Ps中1ns代表(),100Ps代表()。
29.未来的集成电路技术的发展趋势,把整上系统集成在一个芯片上去,这种芯片
被称为(
30.从互连结构上可将PLD分为确定型和统计型两类。
确定型结构的代表是
(),统计型结构代表是()。
31.CPLD是由()的结构演变而来的。
32.FPGA勺核心部分是(),由内部逻辑块矩阵和周围I/O接口模块组成。
33.把基于电可擦除存储单元的EEPRO喊Flash技术的CPLD的在系统下载称为
(),这个过程就是把编程数据写入UCMO单元阵列的过程。
34.根据配置数据线数,器件配置可分为并行配置和串行配置两类。
串行配置以
()为单位将配置数据载人可编程器件:
而并行配置一般以()
为单位向可编程器件载入配置数据。
35.FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行
模式、以及()模式。
36.可编程逻辑器件的配置方式分为()和()两类。
37.VerilogHDL是在()年正式推出的。
38.在verilogHDL的always块本身是()语句。
39.VerilogHDL中的always语句中的语句是()语句。
40.VerilogHDL提供了标准的系统任务,用于常用的操作。
如显示、文件输入/
输出等,系统函数前都有一个标志符()加以确认。
41.VerilogHDL很好地支持了“自顶向下”的设计理念,即,复杂任务分解成的
小模块完成后,可以通过()的方式,将系统组装起来。
42.VerilogHDL模块分为两种类型:
一种是()模块,即,描述某种电路
系统结构,功能,以综合或者提供仿真模型为设计目的;
另一种是()
模块,即,为功能模块的测试提供信号源激励、输出数据监测。
43.
)符号和下划
Verilog语言中,标识符可以是任意一组字母、数字、
线符号的组合。
44.state,State,这两个标识符是()同。
45.assignc=a>
b?
a:
b中,若a=3,b=2,则c=();
若a=2,b=3,则c=
46.在VerilogHDL的逻辑运算中,设A=4'
b1010,则表达式〜A的结果为()
47.在VerilogHDL的逻辑运算中,设a=2,b=0,贝a&
&
b结果为(),
a||b结果为()。
48.在VerilogHDL的逻辑运算中,设a=4'
b1010,a>
>
1结果是()。
二、EDA^词解释
1.ASIC,2.CPLD,3.FPGA,4.IC,5.LUT.6.PCB.7.RTL,8.FSM,9.GAL,10.ISP,
11.JATG,12.PBD,13.BBD
三、选择题
1.任VerilogHDL的端口声明语句中,用()关键字声明端口为双向端口
A:
inoutB:
INOUTC:
BUFFERD:
buffer
2.用VerilogHDL的assign语句建模的方法一般称为()方法。
连续赋值B:
并行赋值C:
串行赋值D:
函数赋值
3.IP核在EDA^术和开发中具有十分重要的地位,IP是指()。
A:
知识产权B:
互联网协议C:
网络地址D:
都不是
4.在verilogHDL的always块本身是()语句
顺序B:
并行C:
顺序或并行D:
串行
5.)
6.大规模可编程器件主要有FPGACPLDW类,下列对FPGA吉构与工作原理的描述中,正确的是()。
AFPGAM基于乘积项结构的可编程逻辑器件;
8:
FPGAM全称为复杂可编程逻辑器件;
C:
基于SRAM勺FPG端件,在每次上电后必须进行一次配置;
D:
在Altera公司生产的器件中,MAX700繇列J属FPGA吉构。
7.下列EDA®
C件中,哪一个不具有逻辑综合功能:
()。
ISEB:
ModelSimC:
QuartusIID:
Synplify
8.下列标识符中,()是不合法的标识符。
State0B:
9moonC:
Not_Ack_0D:
signal@
9.关于VerilogHDL中的数字,请找出以下数字中最大的一个:
()。
8'
b1111_1110B:
3'
o276C:
d170D:
2'
h3E
10.大规模可编程器件主要有FPGACPLD两类,下列对CPLD吉构与工作原理的描述中,正确的是()。
11.A:
CPL混基于查找表结构的可编程逻辑器件;
CPLCW是现场可编程逻辑器件的英文简称;
早期的CPL混从GAL的结构扩展而来;
在Xilinx公司生产的器件中,XC9500系列属CPLD吉构;
12.IP核在EDA技术和开发中具有十分重要的地位;
提供用VHDL等硬件描述语
言描述的功能块,但不涉及实现该功能块的具体电路的IP核为()。
A:
瘦IPB:
固IPC:
胖IPD:
13.不完整的IF语句,其综合结果可实现()。
时序逻辑电路
B:
组合逻辑电路C:
双向电路D:
三态控制电路
14.CPLD勺可编程是主要基于什么结构()
A:
查找表(LUDC:
PAL可编程B:
ROM可编程D:
与或阵列可
编程
15.IP核在EDA技术和开发中具有十分重要的地位,以HDL方式提供的IP被称
为:
()
硬I
PB
IPC
软IPD
都不是;
16
设a=4'
b1010
b=4'
b0001,
c=4'
b1xz0
则下列式子的值为1的是()
17
18
19
20
21
a>
b
设a=2,
a<
=cC
13-a<
:
13-(a>
b)
b=0,则下列式子中等于X的是(
a&
bB
a||bC
!
a
x&
a
FPG/W编程逻辑基于的可编程结构基于(
LUT结构B:
乘积项结构
CPLD可编程逻辑基于的可编程结构基于
!
+C:
PLD
{}
设a=1'
b1,b=3'
b101,c=4'
b1010贝UX={a,
都不对
b,c}的值的等于()
22
将设计的系统按照EDA开发软件要求的某种形式表示出来,并送入计算机的
过程,称为()。
A设计的输入B:
设计的输出C:
仿真D:
综合
23.一般把EDAK术的发展分为()个阶段。
2B:
3C:
4D:
5
24设计输入完成之后,应立即对文件进行()。
编译B:
编辑C:
功能仿真D:
时序仿真
25.VHDL>在()年正式推出的。
1983B:
1985C:
1987D:
1989
26VerilogHDL是在()年正式推出的。
27基于硬件描述语言的数字系统设计目前最常用的设计方法称为()设计法。
自底向上B:
自顶向下C:
积木式D:
顶层
28.在EDAX具中,能将硬件描述语言转化为硬件电路的重要工具软件为()c
仿真器B:
综合器C:
适配器D:
下载器
29.在EDAX具中,能完成在目标系统器件上布局布线的软件称为()。
30逻辑器件()属于非用户定制电路。
逻辑门B:
PROMC:
PLAD:
GAL
31.可编程逻辑器件PLD属于()电路。
半用户定制B:
全用户定制C:
自动生成D:
非用户定制
32.不属于PLD基本结构部分的是()。
与门阵列B:
输入缓存C:
与非门阵列D:
或门阵列
33任VerilogHDL的标识符使用字母的规则是()。
大小写相同B:
大小写不同C:
只允许大写D:
只允许小写
)字符组成的
34操作符是VerilogHDL预定义的函数命名,操作符是由(
1B:
2C:
3D:
1〜3
35.在VerilogHDL模块中,task语句类似高级语言中的()。
函数B:
常数C:
变量D:
子程序
36.在VerilogHDL模块中,函数调用时返回一个用于()的值。
表达式B:
输出C:
输入D:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 习题集 参考答案 讲解