电子试题及答案大全Word下载.docx
- 文档编号:13714480
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:30
- 大小:427.87KB
电子试题及答案大全Word下载.docx
《电子试题及答案大全Word下载.docx》由会员分享,可在线阅读,更多相关《电子试题及答案大全Word下载.docx(30页珍藏版)》请在冰豆网上搜索。
B
5.在何种输入情况下,“或非”运算的结果是逻辑“1”。
A.全部输入是“0”
B.任意输入是“1”
C.仅一输入是“1”
D.全部输入是“1”
6.一个班级中有四个班委委员,如果要开班委会,必须这四个班委委员全部同意才能召开,其逻辑关系属于()逻辑。
a.与;
b.或;
c.非;
d.与非
a
7.在一个四变量逻辑函数中,()为最小项。
a.
;
b.
c.
d.
c
8.一个4路数据选择器,其地址输入(选择控制输入)端有()个。
A.2个
B.3个
C.4个
D.5个
9.由与非门构成的基本RS触发器的输入端为R、S,则其约束条件为()。
A.RS=0
B.R+S=1
C.RS=1
D.R+S=0
10.在下列各图中,异或逻辑对应的逻辑图是()。
11.JK触发器在CP脉冲作用下,欲使
则对输入信号描述不正确的是()。
B.
,
,
D.
12.当异步置数端
时,输出状态是在CP由1变0时刻发生变化,且与CP=1期间输入状态变化无关,只取决于CP由1变0前瞬间输入状态而定的触发器是()。
A.基本RS触发器
B.D锁存器
C.同步JK触发器
D.负边沿JK触发器
13.时序逻辑电路中一定包含()。
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
14.T触发器的状态方程是()。
A.
C
15.将CMOS或非门作如图所示连接,其输出F=()。
a.F=1b.F=0c.
d.F=A
b
16.一个16路数据选择器,其地址输入(选择控制输入)端有()个。
A.16个
B.2个
D.8个
17.下列触发器中没有约束条件的是()。
B.主从RS触发器
C.钟控RS触发器
D.钟控JK触发器
18.一个8路数据选择器,其地址输入(选择控制输入)端有()。
A.1个
C.3个
D.4个
19.存在约束条件的触发器是()。
C.JK触发器
D.D触发器
20.一个32路数据选择器,其地址输入(选择控制输入)端有()。
21.用代码代表特定信号或者将代码赋予特定含义的过程称为()。
A.译码
B.编码
C.数据选择
D.奇偶校验
22.组合逻辑电路一般由()组合而成。
A.门电路
B.触发器
C.计数器
23.正边沿D触发器,在时钟脉冲CP正边沿到来前D为1,而CP正边沿后D变为0,则CP正边沿后为()。
a.Q=0b.Q=1c.
=1d.
=0
b
24.下列器件中,不属于时序逻辑电路的是()。
A.计数器
B.移位寄存器
C.全加器
D.脉冲序列发生器
25.求一个逻辑函数F的反函数,下列哪种说法不正确:
()
A.“●”换成“+”,“+”换成“●”
B.原变量换成反变量,反变量换成原变量
C.变量不变
D.常数中的“0”换成“1”,“1”换成“0”
26.能完成两个1位二进制数相加并考虑到低位来的进位的电路称为()。
A.编码器
B.译码器
D半加器
二、填空题
1.通常将具有两种不同稳定状态,且能在外信号作用下在两种状态间转换的电路称为()触发器。
对于基本RS触发器,当Q=1、
=0时称触发器处于()状态;
当Q=0、
=1时称触发器处于()状态。
双稳态;
1;
0
2.D触发器的状态方程是(),JK触发器的状态方程是()。
、
3.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫()。
逻辑真值表(真值表)
4.RS触发器的状态方程是()约束条件是(),D触发器的状态方程是()。
5.请将十六进制数(4A)16转换为十进制数()。
将十六进制数(37)16转换为十进制数()。
(74)10、(55)10
6.请将十进制数112转换为十六进制数()。
将二进制数10100.011B转换为八进制数()。
(70)16、(24.3)8
7.一个班级有78位学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少()位二进制才能满足要求。
7位
8.共阴LED数码管应与输出()电平有效的译码器匹配,而共阳LED数码管应与输出()电平有效的译码器匹配。
高低
9.逻辑变量和函数只有()和()两种取值,而且它们只是表示两种不同的逻辑状态。
0、1
10.组合逻辑电路是指任何时刻电路的输出仅由当时的()决定。
输入
11.(100101010011.00110111)8421BCD表示的十进制数是()。
953.37
12.三种基本逻辑门是()、()、()。
与门、或门、非门
13.能够存储1位二值信号的基本单元电路统称为()。
触发器
14.时序逻辑电路按触发器时钟端的连接方式不同可分为()时序电路和()时序电路两类。
4.同步、异步
15.具有记忆和存储功能的电路属于时序逻辑电路,故()和()电路是时序逻辑电路。
a.寄存器;
b.多位加法器;
c.计数器;
d.译码器
a、c
16.请将十进制数58转换为二进制数()。
将二进制数101001.1101转换为十进制数()。
(111010)2、(41.8125)10
17.计数器按计数增减趋势分,有()、()和()计数器。
递增、递减和可逆
18.计数器按触发器的翻转顺序分,有和计数器。
同步和异步
19.一个五进制计数器也是一个分频器。
五
三、化简题
1.Z(A、B、C)=m(0,1,2,5,6,7)
Z=
2.用卡诺图化简函数Y(A,B,C,D)=Σ(m2,m3,m6,m7,m8,m10,m12,m14)
3.
给定的约束条件为AB+AC=0
Z=
4.Z=m(0,1,2,4)+d(3,5,6,7)
Z=1
5.Z=m(2,3,7,8,11,14)+d(0,5,10,15)
6.卡诺图化简Y(A,B,C,D)=∑m(3,11,15)
四、图解题
1.设一边沿JK触发器的初始状态为0,CP、J、K信号如图所示,试写出触发器Qn+1的表达式及画出触发器Q端的波形。
特性方程为:
Q、
波形如下图所示:
图题4.11
2.设触发器的初始状态为0,试写出触发器Qn+1的表达式及画出在CP信号作用下触发器输出端Q7的电压波形。
3.已知维持阻塞D触发器的D和CP端电压波形如图所示,试写出触发器Qn+1的表达式及画出Q和Q’端的电压波形。
假定触发器的初始状态为Q=0。
维持阻塞D触发器在CP上升沿到来时动作,其波形图如图所示
D触发器特性方程为:
4.设触发器的初始状态为0,试写出触发器Qn+1的表达式及画出在CP信号作用下触发器输出端Q1的电压波形。
五、试分析如图所示电路中各电路的逻辑功能。
(1)
(2)
(3)
为同或函数
为三变量多数表决电路.
为一对互补异或函数
(4)、试写出如图所示电路输出Y1和Y2的函数式。
(4分)
六、分析题
1.用与非门设计三变量的多数表决电路。
解:
根据题意列真值表如下:
Y
1
2.在举重比赛中有A、B、C三名裁判,A为主裁判,当两名以上裁判(必须包括A在内)认为运动员上举杠铃合格,按动电钮可发出裁决合格信号,请设计该逻辑电路。
设计一个三名裁判其中设有主裁判的举重裁决电路.
①真值表(A为主裁判)
②表达式
③电路:
如图所示:
3、试分析用与非门和或非门设计一个三变量奇校验电路,当输入的三个变量中有奇数个为1时,输出为1,否则为0.
①三变量奇校验真值表②输出函数表达式
输出
CBA
000
001
010
011
100
101
110
111
(不能化简)
③用异或门实现的电路④用与非门实现的电路
七、分析时序逻辑电路
1、分析如图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出状态转换表、状态转换图和时序图。
1.驱动方程:
J0=K0=
J1=K1=
2.状态方程:
Q0n+1=
Q1n+1=
3.输出方程:
Y=
4.状态转换图如下:
5.电路能否自启动:
由图可知:
驱动方程
输出方程Y=Q1
特征方程
状态方程
状态转换图与时序图见下图电路能够自启动。
2、试分析下图所示电路为几进制计数器,画出画出状态转换表、状态转换图和各触发器输出端的波形图。
由给定电路可知这是一个异步计数器.分析如下:
时钟方程CP0=CP1=CP(外加)
CP
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 试题 答案 大全