模拟电风扇控制设计文档格式.docx
- 文档编号:13672587
- 上传时间:2022-10-12
- 格式:DOCX
- 页数:22
- 大小:1.75MB
模拟电风扇控制设计文档格式.docx
《模拟电风扇控制设计文档格式.docx》由会员分享,可在线阅读,更多相关《模拟电风扇控制设计文档格式.docx(22页珍藏版)》请在冰豆网上搜索。
AT89S51具有如下特点:
40个引脚,4kBytesFlash片内程序存储器,128bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。
此外,AT89S51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。
空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工作,掉电模式冻结振荡器而保存RAM的数据,停止芯片其它功能直至外中断激活或硬件复位。
同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式,以适应不同产品的需求。
AT89S51单片机的基本结构和外部引脚如图3所示
图3
AT89S51单片机的各引脚功能如下:
VCC:
供电电压。
GND:
接地。
P0口:
P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时,被定义为高阻输入。
P0能够用于外部程序数据存储器,它可以被定义为数据/地址的低八位。
在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。
P1口:
P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。
在FLASH编程和校验时,P1口作为低八位地址接收。
P2口:
P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。
并因此作为输入时,P2口的管脚被外部拉低,将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。
在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口:
P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。
当P3口写入“1”后,它们被内部上拉为高电平,并用作输入。
作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。
P3.0RXD(串行输入口)
P3.1TXD(串行输出口)
P3.2/INT0(外部中断0)
P3.3/INT1(外部中断1)
P3.4T0(记时器0外部输入)
P3.5T1(记时器1外部输入)
P3.6/WR(外部数据存储器写选通)
P3.7/RD(外部数据存储器读选通)
P3口同时为闪烁编程和编程校验接收一些控制信号。
I/O口作为输入口时有两种工作方式即所谓的读端口与读引脚读端口时实际上并不从外部读入数据而是把端口锁存器的内容读入到内部总线经过某种运算或变换后再写回到端口锁存器只有读端口时才真正地把外部的数据读入到内部总线上面图中的两个三角形表示的就是输入缓冲器CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作这是由硬件自动完成的不需要我们操心1然后再实行读引脚操作否则就可能读入出错为什么看上面的图如果不对端口置1端口锁存器原来的状态有可能为0Q端为0Q^为1加到场效应管栅极的信号为1该场效应管就导通对地呈现低阻抗,此时即使引脚上输入的信号为1也会因端口的低阻抗而使信号变低使得外加的1信号读入后不一定是1若先执行置1操作则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入由于在输入操作时还必须附加一个准备动作所以这类I/O口被称为准双向口89S51的P0/P1/P2/P3口作为输入时都是准双向口接下来让我们再看另一个问题从图中可以看出这四个端口还有一个差别除了P1口外P0P2P3口都还有其他的功能
RST:
复位输入。
当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。
ALE/PROG:
当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间,此引脚用于输入编程脉冲。
在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是:
每当用作外部数据存储器时,将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时,ALE只有在执行MOVX,MOVC指令是ALE才起作用。
另外,该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止,置位无效。
/PSEN:
外部程序存储器的选通信号。
在由外部程序存储器取指期间,每个机器周期两次/PSEN有效。
但在访问外部数据存储器时,这两次有效的/PSEN信号将不出现。
/EA/VPP:
当/EA保持低电平时,则在此期间外部程序存储器(0000H-FFFFH),不管是否有内部程序存储器。
注意加密方式1时,/EA将内部锁定为RESET;
当/EA端保持高电平时,此间内部程序存储器。
在FLASH编程期间,此引脚也用于施加12V编程电源(VPP)。
XTAL1:
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2:
来自反向振荡器的输出。
2.3AT89S51单片机主要功能部件
•8位的CPU,8031CPU与MCS-51兼容
•4K字节可编程FLASH存储器(寿命:
1000写/擦循环)
•全静态工作:
0Hz-24KHz
•三级程序存储器保密锁定
•128*8位内部RAM
•32条可编程I/O线
•两个16位定时器/计数器
•6个中断源
•可编程串行通道
•低功耗的闲置和掉电模式
•片内振荡器和时钟电路
第三章系统硬件设计
3.1系统硬件设计电路图
该系统已AT89S51单片机为核心,由电源电路,时钟电路,复位电路,显示电路,键盘,电机组成。
图2是系统硬件电路图。
图4
3.2单片机复位电路和时钟电路
复位电路:
首先形成单片机最小系统,在89S51单片机芯片XTAL1、XTAL2加入时钟电路,RST加入复位电路,EA加入高电平。
80C51的复位是由外部的复位电路来实现的。
复位电路分为上电复位和手动复位,我们采用的是上电+手动复位,正常工作时按下S1键,9脚变成高电平,单片机复位,按键松开,通过电容放电,9脚回到低电平。
采用的是12MHZ晶振,所以C=10uf,R1=8.2K,R2=2OOΩ。
图5
时钟电路:
80C51单片机的时钟信号通常有两种方式产生:
一是内部时钟方式,二是外部时钟方式。
采用内部时钟方式:
80C51单片机各功能的运行都是时钟控制信号为基准,有条不紊的工作。
因此,时钟频率直接影响单片机的速度,始终电路的质量也直接影响单片机系统的稳定性。
80C51内部有一个用于构成振荡器的高增益反相放大器,该高增益反相放大器的输入端为芯片引进XTAL1,输出端为引脚XTAL2。
这两个引脚跨接石英晶体振荡器(简称晶振)和微调电容,就构成一个稳定的自激振荡器,如图4时钟电路所示,是80C51内部时钟方式的振荡器电路。
电路中的电容C1、C2典型值通常选择30pF,对外接电容虽然没有严格要求,但电容的大小会影响振荡器频率的高低。
振荡器稳定性和起振的快速性。
晶振的频率越高,则系统的时钟频率也就越高,单片机的运行速度也越快,此次实验我们选择的晶振是12MHZ晶振。
晶振为12MHZ时的机器周期的计算:
一机器周期=12个振荡周期,时钟频率f=1/T,
一机器周期=1/T×
12,若晶振=12MHZ,
一机器周期=1/12M×
12=1uS
外部时钟方式时把外部已有的时钟信号引入到单片机内,此方式常用与多片80C51单片机同时工作,以便于各单片机的同步。
图6
3.3AT89S51单片机电源电路
电路主要分为:
变压、整流、滤波、稳压四个部分。
电流进入电路,通过一个220V变9V的电源变压器把220V的交流电压变为9V的交流电压,然后通过整流器把9V交流,功率为15W左右。
变压器次级线圈输出的9V交流电压经过全桥QD2进行全波整流,C19滤波,7805稳压后,输出稳定的+5V直流工作电压。
图7
3.474LS245功能
74LS245是我们常用的芯片,用来驱动led或者其他的设备,它是8路同相三态双向总线收发器,可双向传输数据。
74LS245还具有双向三态功能,既可以输出,也可以输入数据。
当8051单片机的P0口总线负载达到或超过P0最大负载能力时,必须接入74LS245等总线驱动器。
当片选端/CE低电平有效时,DIR=“0”,信号由B向A传输;
(接收)
DIR=“1”,信号由A向B传输;
(发送)当/CE为高电平时,A、B均为高阻态。
由于P2口始终输出地址的高8位,接口时74LS245的三态控制端/1G和/2G接地,P2口与驱动器输入线对应相连。
P0口与74LS245输入端相连,/E端接地,保证数据现畅通。
8051的/RD和/PSEN相与后接DIR,使得/RD且/PSEN有效时,74LS245输入(P0.i←Di),其它时间处于输出(P0.i→Di)。
图8
图9
3.574ls06功能
74LS06器件包含6路反相缓冲器/驱动器,带有高压集电极开路输出,可连接高电平电路的接口(如MOS),可驱动高强度电流负载,当然也可以充当反相缓冲器用于驱动TTL输入。
74LS06的额定输出电压为30V,74LS06的最大吸取电流为40mA。
74LS06兼容大多数TTL电路。
74LS06的输入是二极管钳位式,可以把传输产生的不良影响降到最低,大大简化了电路的设计。
74LS06典型功耗为175mW,平均传输延迟时间为8ns。
六高压输出反相缓冲器/驱动器(OC,30V)
简要说明:
7406为集电极开路输出的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 模拟 电风扇 控制 设计