计算机组成原理课程设计硬布线控制器的设计与实现Word下载.docx
- 文档编号:13597147
- 上传时间:2022-10-12
- 格式:DOCX
- 页数:25
- 大小:28.86KB
计算机组成原理课程设计硬布线控制器的设计与实现Word下载.docx
《计算机组成原理课程设计硬布线控制器的设计与实现Word下载.docx》由会员分享,可在线阅读,更多相关《计算机组成原理课程设计硬布线控制器的设计与实现Word下载.docx(25页珍藏版)》请在冰豆网上搜索。
W4
T1
T1
节拍电位/节拍脉冲
发生器
硬布线控制器结构方框图
TJ
SKIP
TEC-4
计算机组成原理实验系统一台
直流万用表一只
集成电路建议使用
芯片(一片
ispLSI1032)。
采用
器件,则需要一台
PC
机运行设计自动化软件(例如
ispEXPERT)作设计、编程和下载使用。
总体设计思路(描述指令系统,给数据通路)
采用与模型计算机相同的指令系统,即
12
条机器指令。
实验设计中采用
该指令系统的子集:
去掉中断指令后的
3
条机器指令,只保留
9
条指令。
采用的数据通路和微程序控制器方案相同。
数据通路图和数据通路控制信号
DBUS
C
INS
S2
S1
S0
B端口
ALU
A端口
T4
ALU_BUS
CEL#
LRW(T3)
数据端口
指令端口
CER
RAM
LDDR1(T3)
DR1
DR2
LDDR2(T3)
LDAR1(T4)
AR1_INC
AR1
AR2
LDAR2(T2)
M1M2
MUX3
M3
RS_BUS#
IAR_BUS#
PC
LDPC(T4)
RS1、RS0
B端口
RD1、RD0
LDIAR
IAR
ALU2
PC_ADD
PC_INC
WR1、WR0
RF
WRD(T2)
ER
LDER(T4)
R4
MUX4
LDR4(T2)
M4
SW_BUS#
SW0—SW7
控
制
信
号
.
控制器
C、INTQ
IR
LDIR(T4)
图4数据通路总体图
2
控制台指
令名称
指令功能
指令格式
SWC
SWB
SWA
KRR
读寄存器堆方式
1
KRD
读双端口存储器方式
KWE
写双端口存储器方式
KLD
加载寄存器堆方式
PR
启动程序方式
机器指令
助记符
根据要求,列出所需的控制台指令和机器指令
名称
3
控制器的设计思路
硬布线控制器能够实现控制功能,关键在于它的组合逻辑译码电路。
译码
电路的任务就是将一系列有关指令、时序等的输入信号,转化为一个个控制信
号,输出到各执行部件中。
根据硬布线控制器的基本原理,针对每个控制信号
S,可以列出它的译码
函数
S
=
f(
Im,
Mi,
Tk,
Bj
)其中
Im
是机器指令操作码译码器的输出信号,
Mi
是节拍信号发生器的节拍信号,Tk
是时序信号发生器的时序信号,Bj
是状
态条件判断信号。
在
TEC—4
计算机组成原理实验系统中,因为时序信号
Tk(T1—T4)已经直接
输送给数据通路,所以译码电路不需
Tk
作为输入。
又因为机器指令系统比较简
单,操作码只有4位,不需要专门的操作码译码器,因此
直接就是操作码,
即指令寄存器的
IR4—IR7
信号。
的来源就是时序模块的节拍信号,例如
W4—W1。
的信号包括:
1.来自数据通路中运算器
的进位信号
C;
2.来自控制台的开关信号
SWC、SWB、SWA;
3.其他信号。
其中
C、SWC、SWA
和
SWB
信号在微程序控制器中同样存在,不用加以解释。
由
于硬布线控制器设计和微程序控制器设计的不同需求和特点以及控制器的设计
方案的不同,可能需要其他信号,也可能不需要其他信号,根据设计方案而定。
每个控制信号的函数式都是上述输入信号的逻辑表达式,因此可以用各种组合
逻辑构造电路网络,实现这些表达式的逻辑功能。
理论上,只要对所有控制信
号都设计出译码函数,这个硬布线控制器的方案也就得到了。
R7
R6
R5
R3
R2
R1
R0
加
法
ADD
Rd,Rs
Rd+Rs->
Rd
RS1
RS0
RD1
RD0
减
SUB
Rd-Rs->
乘
MUL
Rd*Rs->
逻辑与
AND
Rd&
Rs->
存
数
STA
Rd,[Rs]
Rd->
[Rs]
取
LDA
[Rs]->
无条件转移
JMP
条件转移
JC
D
C=1
PC+D->
D3
D2
D1
D0
停机
STP
暂停运行
X
老师提供的控制台指令流程图
:
4
ST
W1
0100
KRR1
0001
KRD1
0010
KWE1
0011
KLD1
0000
PR1
1001
KRD2
1010
KWE2
1011
KLD2
1100
KRR2
1000
PR2
SKIP
SW-BUS#
LRW=1
LRW=0
W2
W3
LDIR
LDER
LDAR1
SW-BUS#
AR1-INC
M4=1
WRD
RS-BUS#
M3=1
SSTO
LDR4
W4
LDAR2
LDPC
控制台指令流程图
在这个控制台里,我们将控制台指令
KRR,KRD,KWE,KLD,PR
分别拆分为
KRR1,KRR2,KRD1,KRD2,KWE1,KWE2,KLD1,KLD2
PR1,PR2。
每个小指令分别占用
W1-W4
四个节拍。
分
2
次执行完成。
5
控制信号
信号作用
信号有效条件
在加法运算和减法运算时产生的进位信号
T4
上升沿
允许运算结果送往数据总线
LDDR1
M1=0
时
接收寄存器堆
A
端口数据
T3
下降沿
M1=1
接收数据总线
DBUS
数据
LDDR2
M2=0
DR2
B
M2=1
控制双端口寄存器堆
RF
的写操作
1
且
T2
控制
的
端口数据是否能送
上
将
上的数据打入暂存寄存器
SW7-SW0
数据送往
选中双端口存储器
RAM
左端口
LRW
允许
左端口读操作
左端口写操作
0
右端口读出数据并放到指令总线
INS
禁止右端口操作
数据打入地址寄存器
AR1
的值加
M3=0
AR2
的数据从程序计数器
打入
M3=1
的数据从
M4=1
R4
M4=0
IR0-IR3
ALU2
完成
低
4
位相加即
PC+D
PC+1
程序计数器
接收来自
的地址
将来自
的指令打入指令寄存器
IR
S2,S1,S0
选择运算器
的运算类型
控制台控制信号作用:
设计方案
设计硬布线控制器的控制流程,也就是解决
Mi、Im、Bj
如何起作用的问题。
设
计微程序控制器时可以使用流程图,设计硬布线控制器同样可以使用流程图。
微程序控制器的控制信号以微指令周期为时间单位,硬布线控制器以节拍为时
间单位,两者本质上是一样的,1
拍和
个微指令周期都是从时序
的上升沿
到
的下降沿的一段时间。
在微程序控制流程图中,1
个执行框代表
个微指令
6
周期,而在硬布线控制流程图中,1
个执行框就代表
拍。
执行一条机器指令所需的微指令数目,在硬布线控制器中相当于机器指令所需
的节拍数。
决定执行一条指令需要的节拍数,要根据所有指令而定。
既不能只
考虑某些需要最多节拍的指令,也不能只考虑节拍数最少的指令,一般要根据
大多数机器指令所需的节拍数而定,设计才比较合理。
在本实验中,由于选用
拍对大多数指令就够用,所以节拍发生器产生
个节拍信号(W1—W4)。
统一
用
拍执行
条机器指令后,对于所需节拍较少的的指令,例如
指令只用
拍(忽略中断),剩下
拍就无事可做了。
这在可行性上当然没有问题,但在
性能上就打了折扣,因为多余的节拍都浪费掉了。
为减少浪费,在时序电路中
加入了一个控制信号
的输入,该信号的作用是使节拍发生器在任意状态下
直接跳到最后
拍(W4)。
这样,设计控制流程时,在所需节拍较少的的指令流
程的适当位置使
控制信号有效,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课程设计 布线 控制器 设计 实现