cmos模拟集成电路分析与设计PPT格式课件下载.ppt
- 文档编号:13494450
- 上传时间:2022-10-11
- 格式:PPT
- 页数:96
- 大小:1.66MB
cmos模拟集成电路分析与设计PPT格式课件下载.ppt
《cmos模拟集成电路分析与设计PPT格式课件下载.ppt》由会员分享,可在线阅读,更多相关《cmos模拟集成电路分析与设计PPT格式课件下载.ppt(96页珍藏版)》请在冰豆网上搜索。
低摆幅、低本征增益、工艺偏差对电路的显著影响、相互干扰等对策:
数字辅助等,课程主题,MOS器件物理单级放大器电流镜差分对放大器的频率特性运算放大器与跨导放大器反馈、稳定性及补偿电子噪声等,学习目标,较深入理解与模拟设计相关的MOS器件特性建立模拟电路设计中限制与折中的概念学会构架一座复杂器件模型/行为与基本的手算之间的桥梁掌握一种系统的而不是盲目(spice-monkey)的设计方式通过一系列手算设计工程巩固以上知识:
许多工业电路/应用的一个高性能反馈放大器的设计与优化,第一讲,基本MOS器件物理,本章主要内容,本章是CMOS模拟集成电路设计的基础,主要内容为:
有源器件无源器件等比例缩小理论短沟道效应及狭沟道效应MOS器件模型,1、有源器件,主要内容:
1.1几何结构与工作原理1.2极间电容1.3电学特性与主要的二次效应1.4低频及高频小信号等效模型1.5有源电阻,1.1MOS管几何结构与工作原理
(1),MOS管是一个四端口器件栅极(G):
栅氧下的衬底区域为有效工作区(即MOS管的沟道)。
源极(S)与漏极(D):
在制作时是几何对称的。
一般根据电荷的输入与输出来定义源区与漏区:
源端被定义为输出电荷(若为NMOS器件则为电子)的端口;
漏端则为收集电荷的端口。
当该器件三端的电压发生改变时,源区与漏区就可能改变作用而相互交换定义。
衬底(B):
在模拟IC中还要考虑衬底(B)的影响,衬底电位一般是通过一欧姆p区(NMOS的衬底)以及n区(PMOS衬底)实现连接的。
1.1MOS管几何结构与工作原理
(2),MOS管的主要几何尺寸沟道长度L:
CMOS工艺的自对准特点,其沟道长度定义为漏源之间栅的尺寸,一般其最小尺寸即为制造工艺中所给的特征尺寸;
由于在制造漏/源结时会发生边缘扩散,所以源漏之间的实际距离(称之为有效长度L)略小于长度L,则有LL2d,其中L是漏源之间的总长度,d是边缘扩散的长度。
沟道宽度W:
垂直于沟道长度方向的栅的尺寸。
栅氧厚度tox:
则为栅极与衬底之间的二氧化硅的厚度。
1.1MOS管几何结构与工作原理(3),MOS管可分为增强型与耗尽型两类:
增强型是指栅源电压VGS为0时没有导电沟道,必须依靠栅源电压的作用,才能形成感生沟道。
耗尽型是指即使在栅源电压VGS为0时也存在导电沟道。
这两类MOS管的基本工作原理一致,都是利用栅源电压的大小来改变半导体表面感生电荷的多少,从而控制漏极电流的大小。
1.1MOS管几何结构与工作原理(4),以增强型NMOS管为例:
截止区:
VGS=0源区、衬底和漏区形成两个背靠背的PN结,不管VDS的极性如何,其中总有一个PN结是反偏的,此时漏源之间的电阻很大。
没有形成导电沟道,漏电流ID为0。
亚阈值区:
VthVGS0,1.1MOS管几何结构与工作原理(5),耗尽层,线性区:
VGSVth且VDSVGS-Vth形成反型层(或称为感生沟道)感生沟道形成后,在正的漏极电压作用下产生漏极电流ID一般把在漏源电压作用下开始导电时的栅源电压叫做开启电压Vth外加较小的VDS,ID将随VDS上升迅速增大,此时为线性区,但由于沟道存在电位梯度,因此沟道厚度是不均匀的注意:
与双极型晶体管相比,一个MOS器件即使在无电流流过时也可能是开通的。
1.1MOS管几何结构与工作原理(6),饱和区:
VGSVth且VDSVGS-Vth当VDS增大到一定数值(VGD=Vth),靠近漏端被夹断。
VDS继续增加,将形成一夹断区,且夹断点向源极靠近,沟道被夹断后,VDS上升时,其增加的电压基本上加在沟道厚度为零的耗尽区上,而沟道两端的电压保持不变,所以ID趋于饱和。
当VGS增加时,由于沟道电阻的减小,饱和漏极电流会相应增大。
在模拟电路集成电路中饱和区是MOS管的主要工作区击穿区:
若VDS大于击穿电压BVDS(二极管的反向击穿电压),漏极与衬底之间的PN结发生反向击穿,ID将急剧增加,进入雪崩区,此时漏极电流不经过沟道,而直接由漏极流入衬底。
1.1MOS管几何结构与工作原理(7),MOS管的表示符号,1.1MOS管几何结构与工作原理(8),1.2MOS管的极间电容
(1)“本征栅电容”,“本征栅电容”:
本征电容指的是一些不能避免而在器件工作时必需考虑的电容。
还要注意存在着大量的外在的与工艺相关的电容。
按不同的工作区讨论本征栅电容:
MOS管打开:
线性区与饱和区MOS管“关断”:
截止区与亚阈值区,栅极与导电沟道构成一个平板电容(栅极+栅氧+沟道),即:
CGC=WLOX/tox=WLCOX可以将之视为集总电容,即:
CGS=CGD=(1/2)CGC改变任一电压都将改变沟道电荷耗尽型电容CCB(沟道+耗尽层+衬底)形成了源极与漏极到衬底的电容,不过经常忽略。
1.2MOS管的极间电容
(1)“本征栅电容”(ON),假设长沟道模型,工作于饱和区时如改变源极电压,则有:
在漏极端口的栅与沟道的电压差保持不变(Vth),但源极端口的电压差发生了改变。
这意味着电容的“底板”不是均匀改变。
详细的分析可以得到此时Cgs=(2/3)WLCOX假设长沟道模型,工作于饱和区时如改变漏极电压则不会改变沟道电荷,即Cgd=0(忽略二次效应及外部电容)。
1.2MOS管的极间电容
(1)“本征栅电容”(ON),不存在导电沟道:
栅到衬底间的电容等效为栅氧电容与耗尽电容的串联。
如果栅电压为负,则耗尽层变薄,栅与衬底间电容增大。
对于大的负偏置,则电容接近于CGC。
1.2MOS管的极间电容
(1)“本征栅电容”(OFF),1.2MOS管的极间电容
(1),栅与沟道之间的栅氧电容:
C2=WLCox,其中Cox为单位面积栅氧电容ox/tox;
沟道耗尽层电容:
交叠电容(多晶栅覆盖源漏区所形成的电容,每单位宽度的交叠电容记为Col):
栅源交叠电容C1WCol栅漏交叠电容C4=WCol注:
由于是环状的电场线,C1与C4不能简单地写成WdCox,需通过更复杂的计算才能得到,且它的值与衬底偏置有关。
1.2MOS管的极间电容
(2),源漏区与衬底间的结电容:
Cbd、Cbs漏源对衬底的PN结势垒电容一般由两部分组成:
垂直方向(即源漏区的底部与衬底间)的底层电容Cj横向即源漏的四周与衬底间构成的圆周电容Cjs一般分别定义Cj与Cjs为单位面积的电容与单位长度的电容。
而每一个单位面积PN结的势垒电容为:
Cj0:
零偏时单位面积结电容(与衬底浓度有关);
VR:
通过PN结的反偏电压;
B:
PN结接触势垒差(一般取0.8V);
m:
底面电容的梯度因子(0.30.4)。
源漏的总结电容可表示为:
H:
源、漏区的长度;
W:
源、漏区的宽度总的宽长比相同的情况下,采用并联结构,即H不变,而每一管的宽为原来的几分之一,则并联结构的MOS管的结电容比原结构小。
1.2MOS管的极间电容(3),1.2MOS管的极间电容(4),MOS管的极间电容:
1.2MOS管的极间电容(5),不同工作区的极间电容截止区:
漏源之间不存在沟道栅源、栅漏之间的电容为:
CGD=CGS=ColW栅与衬底间的电容为栅氧电容与耗尽区电容之间的串联:
CGB=(WLCox)Cd/(WLCox+Cd)L为沟道的有效长度在截止时,耗尽区电容较大,故可忽略,因此:
CGB=WLCoxCSB与CDB的值相对于衬底是源漏间电压的函数,1.2MOS管的极间电容(6),不同工作区的极间电容饱和区栅漏电容大约为:
WCol漏端夹断,沟道长度缩短,从沟道电荷分布相当于CGS增大,CGD减小,栅与沟道间的电位差从源区的VGS下降到夹断点的VGS-Vth,导致了在栅氧下的沟道内的垂直电场的不一致。
可以证明这种结构除了过覆盖电容之外的电容值:
2WLCox/3因此有:
CGS=2WLCox/3+WCol当MOS管工作饱和区时,栅与衬底间的电容常被忽略,这是由于反型层在栅与衬底间起着屏蔽作用,也就是说如果栅压发生了改变,导电电荷的提供主要由源极提供而流向漏,而不是由衬底提供导电荷。
1.2MOS管的极间电容(7),不同工作区的极间电容线性区漏源之间产生反型层并且沟道与衬底之间形成较厚的耗尽层,产生较小的耗尽层电容,此时栅极电容为:
CGD=CGS=WLCox/2+WCol因为S和D具有几乎相等的电压,且栅电压变化V就会使相同的电荷从源区流向漏区,则其栅与沟道间的电容WLCox等于栅源及栅漏间的电容。
与工作于饱和区一样,在线性区时,栅与衬底间的电容常被忽略。
1.2MOS管的极间电容(8),注意:
在不同区域之间的转变不能由方程直接提供,只是根据趋势延伸而得。
总结,1.3电特性与主要的二次效应,1.3.1电特性阈值电压I/V特性输入输出转移特性跨导等电特性1.3.2二次效应MOS管的衬底效应沟道调制效应亚阈值导通温度效应,1.3.1MOS管的电特性阈值电压
(1),Vth定义为吸引到表面的电子的数量与掺杂原子的数量相等时所对应的VGS,主要是由表面电荷控制的。
阈值电压(NMOS)在漏源电压的作用下刚开始有电流产生时的VG为阈值电压Vth:
MS:
指多晶硅栅与硅衬底间的接触电势差称为费米势,其中q是电子电荷Nsub:
衬底的掺杂浓度Qb:
耗尽区的电荷密度,其值为,其中是硅的介电常数Cox:
单位面积的栅氧电容,Qss:
氧化层中单位面积的正电荷VFB:
平带电压,VFB,1.3.1MOS管的电特性阈值电压
(2),阈值电压(PMOS)注意:
器件的阈值电压主要通过改变衬底掺杂浓度、衬底表面浓度或改变氧化层中的电荷密度来调整。
用以上方程求出的“内在”阈值在电路设计过程中可能不适用,在实际设计过程中,常通过改变多晶与硅之间的接触电势即:
在沟道中注入杂质,或通过对多晶硅掺杂金属的方法来调整阈值电压。
1.3.1MOS管的电特性I/V特性
(1),输出特性(I/V特性)MOS晶体管的输出电流电压特性的经典描述是萨氏方程。
忽略二次效应,对于NMOS管导通时的萨氏方程为:
VGSVth:
MOS管的“过驱动电压”,记为VOV;
W/L称为宽长比;
L:
指沟道的有效长度;
称为NMOS管的导电因子。
ID的值取决于:
工艺参数nCox、器件尺寸W和L、VDS及VGS。
1.3.1MOS管的电特性I/V特性
(2),讨论:
VGSVth,ID0线性区:
VDSVGSVth,漏极电流即为萨氏方程深线性区:
VDS2(VGSVth),萨氏方程可近似为:
当VDS较小时,ID是VDS的线性函数,即这时MOS管可等效为一个电阻,其阻值为:
深线性区的MOS管可等效为一个受过驱动电压控制的可控电阻,当VGS一定时,沟道直流导通电阻近似为一恒定的电阻。
1.3.1MOS管的电特性I/V特性(3),讨论(续)饱和区:
VDSVGSVth漏极电流并不是随VDS增大而无限增大的,在VDSVGSVth时,MOS管进入饱和区:
此时在沟道中发生了夹断现象。
萨氏方程两边对VDS求导,可求出当VDSVGSVth时,电流有最大值,其值为:
称为饱和萨氏方程。
1.3.1MOS管的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- cmos 模拟 集成电路 分析 设计
![提示](https://static.bdocx.com/images/bang_tan.gif)