数字抢答器课程设计Word文档格式.docx

数字抢答器课程设计Word文档格式.docx

《数字抢答器课程设计Word文档格式.docx》由会员分享，可在线阅读，更多相关《数字抢答器课程设计Word文档格式.docx（20页珍藏版）》请在冰豆网上搜索。

5功能模块设计及系统工作分析5

5.1功能模块设计………………………..……..………………………………5

5.2系统工作原理分析……………………………………………………..…...6

5.3主要元器件功能介绍……………………………………………………....7

5.3.1锁存器（74HC573）7

5.3.2优先编码器（74LS147）8

5.3.3计数器（74LS192）9

5.3.4显示译码器（CD4511、74LS48）……………………………………10

7.1仿真…………………………………………………………………..…………….15

7.2调试锁存器电路………………………………………………………….15

7.3调试编码与译码显示电路……………………………………………….16

谢辞19

数字竞赛器

1引言

在科技高速发展的21世纪，人才成为最重要的社会资源之一。

竞争日益激烈，人才选拔，评选择优的活动越加频繁，而在这些活动当中，往往分为几组选手参加，针对主持人提出的问题，如果用举手的方式抢答，往往会因主持人判断的误差，造成比赛的不公平性。

本着公平公正的原则，就需要有一种稳定、准确的工具，因此数字竞赛器应运而生，由于其准确性高、实用性强，所以得到迅速推广，从最初的益智类节目，广泛应用到各类活动、娱乐节目中。

早期的竞赛器只由几个过三极管、可控硅、发光二极管等组成，能通过发光二极管的指示辨认出选手号码，现在大多数竞赛器单片机或数字集成电路组成。

2设计目的

通过课题设计一个八路抢答器与可调定时器，运用所学数字电子电路的知识进行理论设计、安装调试、后期制作、分析总结等环节，以提高在电子技术方面的实践技能和科学作风，学习掌握工程设计的方法和组织实践的基本技能。

3设计指标及要求

3.1设计一个可供8名选手参加比赛的8路数字显示抢答器。

他们的编号分别为1、2、3┅┅8各用一个抢答按钮，编号与参赛者的号码一一对应，此外还有一个按钮给主持人用来清零。

3.2抢答器具有数据锁存功能，并将锁存的数据用LED数码管显示出来。

在主持人将系统清零后，若有参赛者按动按钮，数码管立即显示出最先动作的选手的编号，（也可同时用蜂鸣器发出间歇声响，并保持到主持人清零以后。

3.3抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。

即不显示后动作的选手编号。

3.4主持人有控制开关，可以手动清零复位

3.5竞赛器具有可调倒计时的功能，且倒计时的时间由主持人设定（如30秒）。

当主持人启动“开始”键后，定时器进行倒计，也可根据比赛的实际情况设计答题倒计时的时间。

4总体框图设计与论证

图1-1设计原理方框图

如图所示为总体方框图。

其工作原理为：

1.接通电源后，主持人将开关拨到“清除”状态，抢答器处于静止状态，编号显示器和指示灯灭，等主持人将开关置“开始”位置后，抢答器处于等候状态，此时可以进行抢答。

2.抢答器完成，优先判断抢答的组号，并将编号进行锁存，然后通过译码器将编号显示在七段数码管上，并且扬声器提示。

3.如果再次抢答必须由主持人操作“清除”和“开始”状态的开关，即需要主持人清零。

4.选手答题时可以通过可调计时器设定时间。

5功能模块设计及系统工作分析

5.1功能模块设计

图1-2-1抢答器电路原理图

数字竞赛器的电路原理图如图1-2-1，该竞赛器电路由复位电路、抢答触发控制电路、LED数码显示电路、计时电路等组成。

复位电路由复位按钮

、限流电阻

、两输入与非门74LS00、八输入与非门74LS30以及D锁存器74LS573的两个使能控制端锁存允许端LE端（高电平有效）和三态允许控制端OE端（低电平有效）等组成。

抢答触发控制电路由抢答按钮

-

以及74LS573的八个输入端等组成。

LED数码显示电路由10线-4线的编码器74LS147、七段译码器CD4511、七段共阴数码管等组成。

可调计时器的原理图如图1-2-2，该电路主要由555提供计数脉冲，经过74LS192组成的计数电路，由4511与74LS48译码，再由数码管显示所构成。

其中主要由74LS00与非门构成的二选一数据选择器和RC去抖动电

路实现该电路的可调性。

5.2系统工作原理分析

图1-2-2可调计时器电路原理图

数字竞赛器的电路原理图如图1-2，该电路采用6个数字集成电路，其中74LS573为D锁存器，74LS30为8输入的与非门，74LS00为两输入与非门，74LS147为10线-4线的编码器、CD4511为七段译码器、以及七段共阴数码管等组成。

为了使译码后数码管能显示数字，该电路将译码器的D端输入接74LS573的锁存控制输入端，数字被锁存时，该端为低电平，数码管为正常显示数字；

允许数据输入时，74LS573的11脚为高电平，经过译码后数码管不显示，这样正好满足了电路的要求。

比赛时，

、

·

由参赛选手控制，

由主持人控制。

该键在主持人喊“开始”前按下，开始后当任意一个选手抢先按下按钮时，74LS30的输出将跳变为低电平，这个低电平使74LS573处于锁存状态，那么其他选手再按抢答按钮就无效了。

此时它的输出

….

被锁存，随即编码器进行编码。

74LS147为10线到4线的编码器，输入端为低电平有效，输出为反码。

编码完毕经CD4511译码后通过七段共阴数码管将相应抢答选手编号显示出来。

同时74LS30的这个低电平使二极管VD导通，驱动蜂鸣器BL发出“嘀”声。

一轮抢答结束，由主持人按动清除复位按钮

，对D锁存器进行解锁。

又进行下一轮抢答。

当允许数据输入时，74LS573的11脚为高电平，经过译码后数码管不显示。

同时BL不发音。

5.3主要元器件功能介绍

5.3.1锁存器（74HC573）

锁存器74HC573的输出端为

～

可直接与总线相连。

当三态允许控制端OE为低电平时，

为正常逻辑状态，可用来驱动负载或总线。

当OE为高电平时，

呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

当锁存允许端LE为高电平时，Q随数据D而变。

当LE为低电平时，O被锁存在已建立的数据电平。

输出能直接接到CMOS，NMOS和TTL接口上。

操作电压范围：

2.0V～6.0V

低输入电流：

1.0uA

CMOS器件的高噪声抵抗特性

引出端符号：

数据输入端

OE三态允许控制端（低电平有效）

LE锁存允许端

输出端

74LS573外部管脚图如图1-3：

图1-374LS573引脚图

真值表如表1-1所示：

表1-1

5.3.2优先编码器（74LS147）

优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。

10线-4线8421BCD码优先编码器74LS147的引脚图如图3.4所示，其中第9脚NC为空。

74LS147优先编码器有9个输入端和4个输出端。

某个输入端为0，代表输入某一个十进制数。

当9个输入端全为1时，代表输入的是十进制数0。

4个输出端反映输入十进制数的BCD码编码输出。

图1-574LS147引脚图

5.3.3计数器（74LS192）

192的清除端是异步的。

当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。

192的预置是异步的。

当置入控制端（

）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态。

192的计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。

在CPD、CPU上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。

当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。

当计数上溢出时，进位输出端（

）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；

当计数下溢出时，错位输出端（

）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。

功能表如表1-2：

表1-2

5.3.4显示译码器（CD4511、74LS48）

CD4511、74LS48是用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：

具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。

可直接驱动LED显示器。

引脚排列如图3.5所示。

其中abcd为BCD码输入，a为最低位。

LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。

BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。

另外CD4511有拒绝伪码的特点，当输入数据越过十进制数9（1001）时，显示字形也自行消隐。

LE是锁存控制端，高电平时锁存，低电平时传输数据。

a～g是7段输出，可驱动共阴LED数码管。

另外，CD4511显示数“6”时，a段消隐；

显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。

图1.6CD4511引脚图

BI：

4脚是消隐输入控制端，当BI=0时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

LT：

3脚是测试输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”。

它主要用来检测数码管是否损坏。

LE：

锁定控制端，当LE=0时，允许译码输出。

LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。

A1、A2、A3、A4、为8421BCD码输入端。

a、b、c、d、e、f、g：

为译码输出端，输出为高电平1有效。

图1.774LS48引脚图

输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。

当要求输出0－15时，消隐输入（

）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（

）为高电平或者开路。

当

为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。

当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（

）为高电平时，Ya－Yg为低电平，脉冲消隐输出（

）也变为低电平。

为高电平或开路时，

为低电平可使Ya－Yg均为高电平。

48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。