最新实验五移位寄存器及其应用Word文档格式.docx
- 文档编号:13459713
- 上传时间:2022-10-10
- 格式:DOCX
- 页数:9
- 大小:99.34KB
最新实验五移位寄存器及其应用Word文档格式.docx
《最新实验五移位寄存器及其应用Word文档格式.docx》由会员分享,可在线阅读,更多相关《最新实验五移位寄存器及其应用Word文档格式.docx(9页珍藏版)》请在冰豆网上搜索。
为直接无条件清零端;
CP为时钟脉冲输入端。
CC40194有5种不同操作模式:
即并行送数寄存,右移(方向由Q0→Q3),左移(方向由Q3→Q0),保持及清零。
S1、S0和
端的控制作用如表10-1。
表10-1
功能
输入
输出
CP
S1
S0
SR
SL
DO
D1
D2
D3
Q0
Q1
Q2
Q3
清除
×
送数
↑
1
a
b
c
d
右移
DSR
左移
DSL
保持
↓
2、移位寄存器应用很广,可构成移位寄存器型计数器;
顺序脉冲发生器;
串行累加器;
可用作数据转换,即把串行数据转换为并行数据,或把并行数据转换为串行数据等。
本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
(1)环形计数器
把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位,
如图10-2所示,把输出端Q3和右移串行输入端SR相连接,设初始状态Q0Q1Q2Q3=1000,则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……,如表10-2所示,可见它是一个具有四个有效状态的计数器,这种类型的计数器通常称为环形计数器。
图10-2电路可以由各个输出端输出在时间上有先后顺序的脉冲,因此也可作为顺序脉冲发生器。
表10-2
2
3
图10-2环形计数器
如果将输出QO与左移串行输入端SL相连接,即可达左移循环移位。
(2)实现数据串、并行转换
①串行/并行转换器
串行/并行转换是指串行输入的数码,经转换电路之后变换成并行输出。
图10-3是用二片CC40194(74LS194)四位双向移位寄存器组成的七位串/并行数据转换电路。
图10-3七位串行/并行转换器
电路中S0端接高电平1,S1受Q7控制,二片寄存器连接成串行输入右移工作模式。
Q7是转换结束标志。
当Q7=1时,S1为0,使之成为S1S0=01的串入右移工作方式,当Q7=0时,S1=1,有S1S0=10,则串行送数结束,标志着串行输入的数据已转换成并行输出了。
串行/并行转换的具体过程如下:
转换前,
端加低电平,使1、2两片寄存器的内容清0,此时S1S0=11,寄存器执行并行输入工作方式。
当第一个CP脉冲到来后,寄存器的输出状态Q0~Q7为01111111,与此同时S1S0变为01,转换电路变为执行串入右移工作方式,串行输入数据由1片的SR端加入。
随着CP脉冲的依次加入,输出状态的变化可列成表10-3所示。
表10-3
Q4
Q5
Q6
Q7
说明
清零
dO
右
移
操
作
七
次
d1
d0
4
d2
5
d3
6
d4
7
d5
8
d6
9
由表10-3可见,右移操作七次之后,Q7变为0,S1S0又变为11,说明串行输入结束。
这时,串行输入的数码已经转换成了并行输出了。
当再来一个CP脉冲时,电路又重新执行一次并行输入,为第二组串行数码转换作好了准备。
②并行/串行转换器
并行/串行转换器是指并行输入的数码经转换电路之后,换成串行输出。
图10-4是用两片CC40194(74LS194)组成的七位并行/串行转换电路,它比图10-3多了两只与非门G1和G2,电路工作方式同样为右移。
图10-4七位并行/串行转换器
寄存器清“0”后,加一个转换起动信号(负脉冲或低电平)。
此时,由于方式控制S1S0为11,转换电路执行并行输入操作。
当第一个CP脉冲到来后,Q0Q1Q2Q3Q4Q5Q6Q7的状态为0D1D2D3D4D5D6D7,并行输入数码存入寄存器。
从而使得G1输出为1,G2输出为0,结果,S1S2变为01,转换电路随着CP脉冲的加入,开始执行右移串行输出,随着CP脉冲的依次加入,输出状态依次右移,待右移操作七次后,Q0~Q6的状态都为高电平1,与非门G1输出为低电平,G2门输出为高电平,S1S2又变为11,表示并/串行转换结束,且为第二次并行输入创造了条件。
转换过程如表10-4所示。
表10-4
串行输出
D4
D5
D6
D7
中规模集成移位寄存器,其位数往往以4位居多,当需要的位数多于4位时,可把几片移位寄存器用级连的方法来扩展位数。
三、实验设备及器件
1、+5V直流电源2、单次脉冲源
3、逻辑电平开关4、逻辑电平显示器
5、CC40194×
2(74LS194)CC4011(74LS00)CC4068(74LS30)
四、实验内容
1、测试CC40194(或74LS194)的逻辑功能
按图10-5接线,
、S1、S0、SL、
SR、D0、D1、D2、D3分别接至逻辑开关的
输出插口;
Q0、Q1、Q2、Q3接至逻辑电平
显示输入插口。
CP端接单次脉冲源。
按
表10-5所规定的输入状态,逐项进行测
试。
图10-5CC40194逻辑功能测试
(1)清除:
令
=0,其它输入均为任意态,这时寄存器输出Q0、Q1、Q2、
Q3应均为0。
清除后,置
=1。
(2)送数:
=S1=S0=1,送入任意4位二进制数,如D0D1D2D3=abcd,加CP脉冲,观察CP=0、CP由0→1、CP由1→0三种情况下寄存器输出状态的变化,观察寄存器输出状态变化是否发生在CP脉冲的上升沿。
(2)右移:
清零后,令
=1,S1=0,S0=1,由右移输入端SR送入二进
制数码如0100,由CP端连续加4个脉冲,观察输出情况,记录之。
(4)左移:
先清零或予置,再令
=1,S1=1,S0=0,由左移输入端SL送入二进制数码如1111,连续加四个CP脉冲,观察输出端情况,记录之。
(5)保持:
寄存器予置任意4位二进制数码abcd,令
=1,S1=S0=0,加CP脉冲,观察寄存器输出状态,记录之。
2、环形计数器
自拟实验线路用并行送数法予置寄存器为某二进制数码(如0100),然后进行右移循环,观察寄存器输出端状态的变化,记入表10-6中。
表10-5
模式
时钟
串行
功能总结
D0D1D2D3
Q0Q1Q2Q3
abcd
表10-6
3、实现数据的串、并行转换
(1)串行输入、并行输出
按图10-3接线,进行右移串入、并出实验,串入数码自定;
改接线路用左移方式实现并行输出。
自拟表格,记录之。
(2)并行输入、串行输出
按图10-4接线,进行右移并入、串出实验,并入数码自定。
再改接线路用左移方式实现串行输出。
五、实验预习要求
1、复习有关寄存器及串行、并行转换器有关内容。
2、查阅CC40194、CC4011及CC4068逻辑线路。
熟悉其逻辑功能及引
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 最新 实验 移位寄存器 及其 应用
![提示](https://static.bdocx.com/images/bang_tan.gif)