eda波形发生器课设详细Word文件下载.docx

eda波形发生器课设详细Word文件下载.docx

《eda波形发生器课设详细Word文件下载.docx》由会员分享，可在线阅读，更多相关《eda波形发生器课设详细Word文件下载.docx（13页珍藏版）》请在冰豆网上搜索。

2.提供EDA实验箱。

说明书格式

1、课程设计封面；

2、课程设计任务书；

3、说明书目录；

4、设计总体思路，根本原理和框图；

5、单元电路设计〔各单元电路图〕；

6、总电路设计〔总电路图〕；

7、安装、调试步骤；

8、故障分析与电路改进；

9、总结与设计调试体会；

10、附录〔元器件清单〕；

11、参考文献；

12、课程设计成绩评分表。

进度安排

第一周星期一：

课题容介绍和查找资料；

星期二～四：

总体电路设计和分电路设计；

星期五：

电路仿真,修改方案；

第二周星期一~二：

安装、调试电路,验收电路；

星期三~五：

写设计报告，打印相关图纸；

星期五下午：

带调试电路板及设计报告书进展辩论，整理实验室及其他事情

参考文献

"

EDA技术实用教程"

松、黄继业编著科学

一、总体思路

1.1设计思想

基于VHDL语言设计一个简易多功能信号发生器，通过选入输入信号，可以输出正弦波、三角波、方波和锯齿波四种波形信号。

信号发生器的控制模块可以用数据选择器实现，四种信号的信号选择可以用4选1数据选择器实现。

同时本设计使用原理图的方法，对正弦波、三角波、方波和锯齿波和4选1数据选择器元件进展调用。

1.2流程图

流程图如以下图1所示。

二、各单元设计

2.1分频器的实现

本次设计采用50MHz的时钟频率，设计要求输出0.1KHz~1KHz的波形。

可知，需要一个分频模块对时钟频率进展分频。

结合三个波形发生模块的程序可知，正弦、方波、三角波产生算法分别进展了256、256、512分频。

要三个波形同频，三角波发生模块的输入脉冲应该是另外两者的2倍。

应为分频数较大，采用二次分频。

一次分频参数由外部输入，二次分频参数固定。

经过计算得出分频参数表如下：

要求输出频率

算法分频

一次分频参数

二次分频

1K

256

20

10

0.9K

22

0.8K

26

0.7K

30

0.6K

34

0.5K

40

0.4K

50

0.3K

66

0.2K

100

0.1K

200

分频模块原理图如下：

2.2正弦波、三角波、方波的实现

三个波形的发生：

2.2.1正弦波设计

正弦波的产生思想是将对模拟波形采样后的编码存入定义好的ROM中，再根据时钟循环的将这些编码顺序输出，在输出端将经过数模转换器转换后的模拟信号接入示波器即可显示正弦波形。

产生正弦波的VHDL代码如下：

--正弦波

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entityzxis

port（clk,reset:

instd_logic;

d:

outintegerrange0to255）;

endzx;

architecturebehaveofzxis

begin

process（clk,reset）

variabletmp:

integerrange0to127;

begin

ifreset='

0'

then

d<

=0;

elsifclk'

eventandclk='

1'

iftmp=127then

tmp:

else

=tmp+1;

endif;

casetmpis--"

"

when00=>

d<

=255;

when01=>

when02=>

when03=>

=254;

when04=>

when05=>

=253;

when06=>

=252;

when07=>

=251;

when08=>

=250;

when09=>

=249;

when10=>

=247;

when11=>

=246;

when12=>

=244;

when13=>

=242;

when14=>

=240;

when15=>

=238;

when16=>

=236;

when17=>

=233;

when18=>

=231;

when19=>

=228;

when20=>

=225;

when21=>

=222;

when22=>

=219;

when23=>

=215;

when24=>

=212;

when25=>

=209;

when26=>

=205;

when27=>

=201;

when28=>

=197;

when29=>

=193;

when30=>

=189;

when31=>

=185;

when32=>

=180;

when33=>

=176;

when34=>

=171;

when35=>

=167;

when36=>

=162;

when37=>

=157;

when38=>

=152;

when39=>

=147;

when40=>

=142;

when41=>

=137;

when42=>

=131;

when43=>

=126;

when44=>

=120;

when45=>

=115;

when46=>

=109;

when47=>

=103;

when48=>

=98;

when49=>

=92;

when50=>

=86;

when51=>

=80;

when52=>

=74;

when53=>

=68;

when54=>

=62;

when55=>

=56;

when56=>

=50;

when57=>

=44;

when58=>

=38;

when59=>

=31;

when60=>

=25;

when61=>

=19;

when62=>

=13;

when63=>

=6;

when64=>

=0;

when65=>

when66=>

=12;

when67=>

when68=>

when69=>

when70=>

=37;

when71=>

=43;

when72=>

when73=>

when74=>

when75=>

when76=>

when77=>

when78=>

when79=>

when80=>

=97;

when81=>

when82=>

when83=>

=114;

when84=>

when85=>

=125;

when86=>

when87=>

=136;

when88=>

=141;

when89=>

when90=>

when91=>

when92=>

when93=>

=166;

when94=>

when95=>

when96=>

when97=>

=184;

when98=>

when99=>

when100=>

when101=>

when102=>

when103=>

=208;

when104=>

when105=>

when106=>

when107=>

when108=>

when109=>

when110=>

=230;

when111=>

when112=>

=235;

when113=>

when114=>

when115=>

when116=>

when117=>

when118=>

when119=>

when120=>

when121=>

when122=>

when123=>

when124=>

when125=>

when126=>

when127=>

whenothers=>

null;

endcase;

endprocess;

endbehave;

2.2.2三角波设计

三角波的产生思想是将对模拟波形采样后的编码存入定义好的ROM中，再根据时钟循环的将这些编码顺序输出，在输出端将经过数模转换器转换后的模拟信号接入示波器即可显示三角波形。

产生三角波的VHDL代码如下：

--三角波

entitysjis

q3:

outstd_logic_vector（7downto0））;

endsj;

architecturebehaveofsjis

variabletmp:

std_logic_vector（7downto0）;

--"

tmp"

variablea:

std_logic;

a"

="

00000000"

;

ifa='

then--a"

0"

1"

iftmp="

11111110"

11111111"

a:

='

else

00000001"

=tmp-1;

end