原码一名乘法器Word文档下载推荐.docx
- 文档编号:13261779
- 上传时间:2022-10-09
- 格式:DOCX
- 页数:24
- 大小:176.41KB
原码一名乘法器Word文档下载推荐.docx
《原码一名乘法器Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《原码一名乘法器Word文档下载推荐.docx(24页珍藏版)》请在冰豆网上搜索。
Y=
由于在运算机内多个数据一样不能同时相加,一次加法操作只能求出两数之和,因此每求得一个相加数,就与上次部份积相加每次计算时,相加数逐次向左偏移一名,由于最后的乘积位数是乘数(被乘数)的两倍,因此加法器也需增到两倍。
部份积右移时,乘数寄放器同时右移一名,因此用乘数寄放器的最低位来操纵相加数取被乘数或零,同时乘数寄放器接收部份积右移出来的一名,完成运算后,部份积寄放器保留乘积的高位部份,乘数寄放器中保留乘积的低位部份。
依照人工算法能够明白,原码一名乘法的整体设计应包括乘数寄放器,被乘数寄放器,移位电路,操纵器,部份积五大模块,包括一个输入、输出、操纵器模块,并作为顶层设计,以上五大模块作为底层设计,采纳硬件器件设计实现。
因此,能够得出以下原理框图设计如下图:
图原码一名乘的逻辑电路框图
如上逻辑框图中所示,其中B为被乘数寄放器,用来寄存被乘数,C为乘数寄放器,用来寄存乘数而且移位,A为部份积寄放器,寄存每次相加并移位后的数据,ALU加法器实现加法操作,移位电路用来对相加后的数据作移位处置,计数器操纵移位次数和输出结果。
设计思路
定点原码一名乘法器的设计(如图所示)要紧包括如下两个部份。
一、运算部份:
被乘数寄放器要有并入功能,从而进行被乘数的输入,被乘数寄放器的输出和乘数寄放器的最后一名别离相与,以此来确信+X或+0;
乘数寄放器要有并入和右移的功能,从而实现乘数部份的右移,最后取得结果的低八位;
被乘数和乘数的最后一名相与的结果作为加法器的一个输入,与原部份积相加,取得新的部份积,最后那么为结果的高八位。
二、操纵部份:
进行运算时要紧有两个状态,一个是乘数与被乘数的并入状态,一个确实是乘数与部份积的右移状态。
定点原码一名乘法器的底层、顶层的设计都采纳原理图设计输入方式,经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中,经硬件测实验证设计的正确性。
设计环境
(1)硬件环境
•伟福COP2000型运算机组成原理实验仪
COP2000运算机组成原理实验系统由实验平台、开关电源、软件三大部份组成实验平台上有寄放器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄放器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄放器、指令寄放器、微程序操纵器、组合逻辑操纵器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。
COP2000运算机组成原理实验系统各单元部件都以运算机结构模型布局,清楚明了,系统在实验时即便不借助PC机,也可实时监控数据流状态及正确与否,实验系统的软硬件对用户的实验设计具有完全的开放特性,系统提供了微程序操纵器和组合逻辑操纵器两种操纵器方式,系统还支持手动方式、联机方式、模拟方式三种工作方式,系统具有完善的寻址方式、指令系统和壮大的模拟调试功能。
(2)EDA环境
•Xilinxfoundation设计软件
Xilinxfoundation是Xilinx公司的可编程期间开发工具,该平台(如图所示)功能壮大,要紧用于百万逻辑门设计。
该系统由设计入口工具、设计实现工具、设计验证工具三大部份组成。
设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言(HDL)编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。
其功能是:
接收各类图形或文字的设计输入,并最终生成网络表文件。
设计实现工具包括流程引擎、限制编辑器、基片计划器、FPGA编辑器、FPGA写入器等软件。
设计实现工具用于将网络表转化为配置比特流,并下载到器件。
设计验证工具包括功能和时序仿真器、静态时序分析器等,可用来对设计中的逻辑关系及输出结果进行查验,并详尽分析各个时序限制的知足情形。
图Xilinxfoundation设计平台
•COP2000集成调试软件
COP2000集成开发环境是为COP2000实验仪与PC机相连进行高层次实验的配套软件,它通过实验仪的串行接口和PC机的串行接口相连,提供汇编、反汇编、编辑、修改指令、文件传送、调试FPGA实验等功能,该软件在Windows下运行。
第2章详细设计方案
顶层方案图的设计与实现
顶层方案图实现原码一名乘的逻辑功能,采纳原理图设计输入方式完成,电路实现基于XCV200可编程逻辑芯片。
在完成原理图的功能设计后,把输入/输出信号安排到XCV200指定的引脚上去,实现芯片的引脚锁定。
2.1.1创建顶层图形设计文件
顶层图形文件的设计实体要紧由操纵电路(H13)、加法器(H10)、两个寄放器(H9和H11)、一个由寄放器和与门组成的芯片(H8)等模块组装而成的一个完整的可编程逻辑芯片H1。
而以上顶层图形文件的设计可利用Xilinxfoundation中逻辑器件实现,顶层图形文件结构如下图。
图定点原码一名乘法器的设计图形文件结构
2.1.2器件的选择与引脚锁定
(1)器件的选择
由于硬件设计环境是基于伟福COP2000型运算机组成原理实验仪和XCV200实验板,故采纳的目标芯片为XilinxXCV200可编程逻辑芯片。
(2)引脚锁定
把顶层图形文件中的输入/输出信号安排到XilinxXCV200芯片指定的引脚上去,实现芯片的引脚锁定,各信号及XilinxXCV200芯片引脚对应关系如表所示。
表信号和芯片引脚对应关系
图形文件中的输入/输出信号
XCV200芯片引脚信号
X1
P94
X2
P95
X3
P96
X4
P97
X5
P100
X6
P101
X7
P102
X8
P103
Y1
P79
Y2
P80
Y3
P81
Y4
P82
Y5
P84
Y6
P85
Y7
P86
Y8
P87
X0
P63
Y0
P64
S
P65
CLR
P66
CK
P213
S0
P223
S1
P147
S2
P152
S3
P178
S4
P184
S5
P185
S6
P203
S7
P111
S8
P110
S9
P78
S10
P93
S11
P99
S12
P107
S13
P108
S14
P19
S15
P124
S16
125
2.1.3编译、综合、适配
利用Xilinxfoundation的原理图编辑器对顶层图形文件进行编译,并最终生成网络表文件,利用设计实现工具经综合、优化、适配,生成可供时序仿真的文件和器件下载编程文件。
功能模块的设计与实现
定点原码一名乘法器的底层设计包括操纵器(运算操纵电路)、一个由寄放器和与门组成的芯片、加法器及两个寄放器的实现由XilinxXCV200可编程逻辑芯片别离实现。
2.2.1操纵器模块的设计与实现
该模块的输出为三个寄放器的操纵端和加法器的进位输入端,依照S为0和1时他们应取的值,判定S与他们每一个之间的关系,用对应的操纵门连接。
因此只需要一个S操纵端,开关S的电平转变能够操纵整个电路的状态转变。
(1)创建操纵器设计原理图。
操纵器原理结构如下图:
图操纵器逻辑框图
(2)创建元件图形符号
为能在图形编辑器(原理图设计输入方式)中挪用CONTROLER芯片,需要为CONTROLER模块创建一个元件图形符号,可利用Xilinxfoundation编译器中的如下步骤实现:
Tools=>
SymbolWizard=>
下一步。
S是输入信号,0、S1一、S0一、S1二、S0二、S13、S03是输出信号。
其元件图形符号如图所示:
图操纵器元件图形符号
(3)功能仿真
对创建的操纵器模块进行功能仿真,验证其功能的正确性,可用Xilinx
Foundation编译器Simulator模块实现。
仿真结果如下图:
图操纵器仿真结果
操纵电路的输入与输出信号的真值表如表所示:
表操纵电路的输入与输出信号的真值表
步骤
S01
S02
S03
乘数与被乘数的并入
1
右移
将仿真结果与操纵电路的输入与输出信号的真值表相对照可知,操纵器电路的仿真结果正确。
2.2.2寄放器和与门组成的模块的设计与实现
该模块分为两部份,74_198为被乘数寄放器,它将实现被乘数的并入,将其与乘数的最后一名别离相与,取得的即是要与部份积相加的X或0。
(1)创建寄放器和与门组成模块设计原理图。
寄放器和与门组成模块原理结构如下图:
图寄放器和与门组成模块逻辑框图
其中,与门的原理结构如下图:
图与门逻辑框图
为能在图形编辑器(原理图设计输入方式)中挪用X芯片,需要为X模块创建一个元件图形符号,可利用Xilinxfoundation编译器中的如下步骤实现:
A1-A8是数据输入信号,CP、CLR、CK、B、一、0是输入信号,S1-S8是数据输出信号。
图寄放器和与门模块元件图形符号
对创建的寄放器和与门模块进行功能仿真,验证其功能的正确性,可用XilinxFoundation编译器Simulator模块实现。
图寄放器和与门模块仿真结果
与门仿真结果如下图:
图与门仿真结果
将寄放器和与门模块的功能和仿真结果对照可知,寄放器和与门模块的仿真结果正确。
2.2.3加法器模块的设计与实现
该模块实现的是两个八位二进制数的相加,能够用两个四位二进制数加法器组合取得。
四位加法器的设计能够参考环境中已有的芯片结构来设计。
(1)创建加法器设计原理图。
加法器原理结构如图所示:
图加法器逻辑框图
其中,4位加法器原理结构如图所示:
图4位加法器逻辑框图
为能在图形编辑器(原理图设计输入方式)中挪用AND_8芯片,需要为AND_8模块创建一个元件图形符号,可利用Xilinxfoundation编译器中的如下步骤实现:
A1-A8、B1-B8是数据输入信号,CI是进位输入,S1-S8是数据输出信号,CO是进位输出。
图加法器原件图形符号
对创建的加法器模块进行功能仿真,验证其功能的正确性,可用Xilinxfoundation编译器的Simulator模块实现。
仿真结果如图所示:
图加法器仿真结果
四位加法器仿真结果如下图:
图四位加法器仿真结果
将加法器的功能和仿真结果对照可知,加法器的仿真结果正确。
2.2.4寄放器模块的设计与实现
该模块要实现八位二进制数的并入和右移功能,能够用两个四位寄放器组合取得。
四位寄放器的设计能够参考环境中已有的芯片结构来设计。
(1)创建寄放器模块原理图。
寄放器模块原理如图所示:
图寄放器逻辑框图
其中,4位寄放器原理结构如图所示:
图4位寄放器逻辑框图
(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 原码一名 乘法器