数电课程设计报告-多功能数字钟电路设计与制作Word格式文档下载.docx
- 文档编号:13085046
- 上传时间:2022-10-04
- 格式:DOCX
- 页数:14
- 大小:196.72KB
数电课程设计报告-多功能数字钟电路设计与制作Word格式文档下载.docx
《数电课程设计报告-多功能数字钟电路设计与制作Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《数电课程设计报告-多功能数字钟电路设计与制作Word格式文档下载.docx(14页珍藏版)》请在冰豆网上搜索。
①基本功能:
以数字形式显示时、分、秒的时间,小时计数器的计时要求为“12翻1”,并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能:
定时控制,其时间自定;
仿广播电台正点报时—自动报正点时数。
三、总设计原理:
扩展 部分
主体部分
分频器
振荡器
校时电路
整点报时
秒计数器
分计数器
时计数器
秒译码器
分译码器
时译码器
秒显示器
分显示器
时显示器
仿电台报时
定时控制
(1)数字电子计时器组成原理
图1数字电子计时器的结构框图
(2)用74LS160实现12进制计数器
1
1
C
LD’D2 D3 RD’
D1
CLKD0
Q1 Q2 Q3
74LS160
EP Q0
ET
CLK
图2 用整体置零法构成的12进制计数器
(3)校时电路
当刚接通电源或时钟走时出现误差时,都需要进行时间的校准。
校时是数字钟应具有的基本功能,一般电子钟都有时、分、秒校时功能。
为使电路简单,这里只进行分和小时的校准。
校时可采用快校时和慢校时两种方式。
校时脉冲采用秒脉冲,则为快校时;
如果校时脉冲由单次脉冲产生器提供则为慢校时。
图3中C1、C2用于消除抖动。
至时个位计数器
至分个位计数器
校时 分十位进位
脉冲 脉冲
秒十位进位脉冲
3.3KW
C2 S2
3.3KW
C1 S1
+5V
C1=C2=0.01mF
图3校时电路
4、时基电路
XKΩ
8
4
XKΩ
1Hz
6
3
555
2
XμF
5
0.01μF
图4 由555定时器构成的多谐振荡器
5、定时控制电路
数字钟在指定的时刻发出信号,或驱动音响电路“闹时”,或对某装置进行控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求。
例如,要求上午7点59分发出闹时信号,持续时间为1分钟。
7时59分对应数字钟的时计数器的状态为(Q3Q2Q1Q0)H1=0111,分十位计数器的状态为(Q3Q2Q1Q0)M2=0101,分个位计数器的状态为(Q3Q2Q1Q0)
M1=1001。
若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响
电路‘可以使音响电路正好在7点59分响,且持续时间1分钟停响。
所以闹时控制信号Y的表达式为:
Y=(Q2Q1Q0)H1(Q2Q0)M2(Q3Q0)M1
如果用与非门和集电极开路门电路实现,上式可改写为:
Y=(Q2Q1Q0)H1(Q2Q0)M2(Q3Q0)M1
◇
1K
Q2
Q0
Q3
Y
Q2
时十位 Q1
Q
分十位分个位
图5定时控制电路
6、仿电台正点报时电路
仿电台正点报时电路的功能要求是:
每当数字钟计时快要到正点时发出声响,通常按照4低音1高音的顺序发出声响,以最后一声高音结束的时刻为正点时刻。
设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒,最后一声高音(约1kHz)发生在59分59秒,它们的持续时间为1秒。
根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11(0101),分个位的状态为Q3M1Q0M1=11(1001),秒十位状态为Q2S2Q0S2=11(0101),秒个位的状态为Q0S1=1(1、3、5、7、9)。
而发低音还是高音只与秒个位有关,根据设定可列表如表1所示:
由表中的状态可总结出如下结论:
秒个位的第三位Q3S1可用来作为鸣低音或高音的控制信号,即
Q3s1=0时,输入500Hz的低频信号至音响电路
Q3S1=1时,输入1kHz的高频信号至音响电路。
表1 正点报时状态功能表
CP(秒
)
Q3S1Q2S1Q1S1Q0S1
功能
CP(秒)
50
0 0 0 0
56
0 1 1 0
停
51
0 0 0 1
鸣低音
57
0 1 1 1
52
0 0 1 0
58
1 0 0 0
53
0 0 1 1
59
1 0 0 1
鸣高音
54
0 1 0 0
00
55
0 1 0 1
三、单元电路的设计:
1、基于NE555的秒方波发生器的设计
用NE555芯片以及外围电路搭建成一个多谐振荡器,通过设计外围电路的
参数输出方波频率为1Hz,故称为秒方波发生器。
由于脉冲的占空比对系统的
影响不大,故把占空比设计为1/3。
输出方波用作计数器及D触发器的clk信号。
NE555定时器引脚图如图1所示,脉冲频率公式:
f=1/(R1+2R2)C㏑2
选择R1=47K,R2=47K,RV1=2K,C=10μF,形成电路图如图2所示:
图6
VCC
2kΩKey=A
R1950%
R1847kΩ
R1747kΩ
C610uF
9
C5330nF
A2
RSTDISTHRTRI
CON
OUT
GND
555_VIRTUAL
图7秒脉冲发生器
(2)基于74ls160的12\60进制计数器的设计
A、数字钟的秒和分位都是从0到60循环计数的,所以可以用用异步清零法设
计60进制计数器作为秒和分的计数器。
具体电路图如下
A
QA
14
13
B
QB
12
QC
11
D
QD
15
ENP
RCO
ENT
~LOAD
~CLR
74LS
U174LS160D
3
4
5
6
7
10
图9采用异步清零法设计60进制计数器
图874LS160引脚图
AQA
BQB
CQC
DQD
ENP RCOENT
U13B
00D
3 14
4 13
5 12
6 11
7 15
U2
74LS160D
QAQBQCQD
U13
5V
U20B74LS03D
U14
ABCD
ENPENT
74LS160D 74LS160D
0 VCC
图10采用同步置数法设计12进制计数器
(3)校时电路的设计
图3中C1、 C2用于消除抖动。
当按钮一直按下的时候,输入的时钟脉冲可以一直通过与非门组成的逻辑电路输出,将输出接到计数器的计数脉冲上就可以实现快校时。
U1A74LS03D
U4A74LS03D
1 2 3 4
U2A74LS03D
U3A74LS03D
U5A74LS03D
U6A74LS03D
U7A
6
U7B
8
74LS04D
5
R1
3.3k¦
¸
9
C110nF
J1A
Key=A
R2
C210nF
J1B
0 0
图11校时电路
四、总电路设计图
R10100Ω
91
0
R12100Ω
92
R3
100¦
45
R4
46
R5
47
R6
48
K
C C C C C C
U19
U20
U3 U4
U5 U6
ABCDEFG
ABCDEFG
10
7682817798083
8489
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 报告 多功能 数字 电路设计 制作