基于单片机的嵌入式音频系统文档格式.docx
- 文档编号:13049705
- 上传时间:2022-10-03
- 格式:DOCX
- 页数:28
- 大小:386.01KB
基于单片机的嵌入式音频系统文档格式.docx
《基于单片机的嵌入式音频系统文档格式.docx》由会员分享,可在线阅读,更多相关《基于单片机的嵌入式音频系统文档格式.docx(28页珍藏版)》请在冰豆网上搜索。
6结论 24
7致谢 25
8参考文献 26
4
绪论
随着Internet技术和多媒体技术的快速发展,语音通信技术的应用越来越广泛,也越来越受到重视。
如今的嵌人式设备日益复杂化,功能比以前更加丰富,性能也越来越高。
在多种嵌人式终端产品中,音频处理功能已成为不可缺少的重要组成部分,高质量的音效是当前发展的重要趋势。
随着对音频技术要求的不断提高,各种附加功能模块的加入,系统越来越复杂,利用传统方式很难对众多的任务进行有效地管理,加入了嵌入式技术,使得音频系统在性能提高的前提下,研究成本较少。
嵌入式语音系统广泛应用于GPS自动导航、PDA,3G手机等嵌入式领域。
在语音功能需求的驱动下,越来越多的厂商纷纷推出了具有各种功能和标准的语音处理接口协议。
IIS是
Philips公司推出的一种主要针对数字音频处理技术和设备的标准接口,它将音频数据和时钟信号分离,从而避免了由时钟带来的抖动问题,系统中不再需要消除抖动的器件。
随着该标准的广泛应用,不同厂家纷纷开发了支持该标准的语音芯片,但大多数受于功能单一,操作复杂,没有得到广泛应用。
Philips生产了一种支持IIS总线数据格式的音频编解码芯片UDAl34l,它是Philips 推出的一款适用于手持设备的低成本、小尺寸、低功耗的高性能音频编解码器。
该器件提供2个麦克风输入,可实现单端输入、差分输入等灵活配置,并设置了可编程增益放大器和自动增益控制器,保证高质量的音频获取;
该芯片还集成了听筒和喇叭输出的驱动器,喇叭音量可以编程调整或进入静音状态。
在ADC 路径上,还提供了可编程滤波器、混频器等。
目前UDAl34l广泛应用于各种嵌入式语音系统中。
Sumsang公司生产的嵌入式处理器S3C2440芯片主频最高500MHz,作为硬件平台的中央处理器,通过IIS 音频总线与UDA1341型CODEC 构成嵌入式音频系统。
本文对llS协议及S3C2440的IIS接口进行了介绍,并在此基础上介绍了支持IIS协议的UDAl34l语音芯片在基于S3C2440的嵌入式系统中的应用。
文中给出了整个系统的软硬件实现方案,详细设计了存储器、LCD、电源管理模块的电路,最终实现音频的采集和播放。
1 系统的总体结构
1.1课题的任务
本课题是针对ARM处理器S3C2440、IIS音频总线,UDA1341,基于ADS1.2软件为开发环境,制定系统总体设计方案。
该音频播放器的具体的设计的内容包括以下几个方面:
(1)系统硬件总体设计首先参考系统的性能指标,确定系统总体框架,将构成系统整体的各个模块的功能进行划分和详细定义,然后针对各个模块功能进行详细的器件选型分析。
(2)软件设计,系统软件流程的测试。
(3)完成软硬件的调试,实现系统的功能,播放音频。
1.2整体方案设计
在对系统功能要求进行分析的基础上,结合技术指标和实现成本,对基于
ARM9的嵌入式音频设计实现提出如下整体设计方案:
图1-1整体方案设计
1.2系统组成框图介绍
该系统的硬件平台主要有八个部分组成,如图1-1所示。
其组成部分的简要介绍如下:
(1)处理器模块:
由于处理器的计算能力直接影响流媒体数据传输及对
MP3数据解码的速率和音质,系统采用了Samsung公司性价高且主频最高500MHz的S3C2440芯片作为硬件平台的中央处理器。
(2)存储模块:
64M的FLASH芯片K9F5608U0C(Samsung公司),
Flash存储器是一种可在系统电擦写,掉电后信息不丢失的存储器,用于存储启动引导程序U-boot(该系统选用的是Samsung的vivi)、内核及文件系统。
(3)内存模块:
64M的SDRAM芯片HY57V51620BT(Samsungsemi公司)用做系统的内存。
SDRAM不具有掉电保持数据的特性,但存取速度大大高于Flash存储器,且具有读写特性。
因此系统中SDRAM主要用作程序的运行空间、数据及堆栈区。
(4)音频D/A转换模块:
选用的芯片是Philips公司的UDA1341,其具有IIS接口可以方便地同ARM通信。
(5)显示模块:
LcD(LiquildCrystalDisplay)显示器,它是一种采用
T液晶控制透光度技术来实现色彩的显示器,LCD控制器传送图像数据。
(6)外围电路及接口模块。
(7)电源模块:
系统电源接入后,经过开关电源稳压芯片进行变压,输
出5V电压,然后在经过滤波、线性稳压进行变压,输出3.3V电压,再经过滤波,向系统供电,LED用来显示系统电源供电是否正常。
5
2系统硬件设计
2.1 S3C2440芯片选型及其原理
2.1.1 S3C2440芯片的选型
三星公司推出的16/32位RISC微处理器S3C2440,为手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。
为了降低整体系统成本,S3C2440提供了丰富的内部设备S3C2440采用了ARM920的内核,
0.13um的CMOS标准宏单元和存储器单元。
S3C2440的杰出特点该处理器是最高主频达500Hz,内部集成了ARM公司ARM920T处理器核的32位微控制器,资源丰富,带独立的16KB的指令Cache和16KB数据Cache、MMU虚拟内存管理单、LCD控制器、RAM控制器、NAND闪存控制器、3路UART、4路DMA、4路带PWM的Timer、并行I/O口、8路10位ADC、TouchScreen接口、IIS接口、2个USB接口控制器、2路SPI,且具有较高的性价比。
ARM920T实现了MMU,AMBABUS和Harvard高速缓冲体系结构。
这一结构具有独立的16KB指令
Cache和16KB数据Cache,每个都是由具有8字长的行组成,通过提供一套完整的通用系统外设,S3C2440减少整体系统成本和无需配置额外的组件。
2.1.2 S3C2440芯片原理图
图2-1s3c2440芯片原理图
S3c2440芯片具体信息资源如下:
CPU处理器
.SamsungS3C2440A,主频400MHz,最高533Mhz
SDRAM内存
.在板“64MSDRAM
.32bit数据总线
.SDRAM时钟频率高达100MHz
FLASH存储
在板64MNandFlash,掉电非易失
.在板2MNorFlash,掉电非易失,已经安装BIOS
LCD显示
.NEC256K色240x320/3.5英寸TFT真彩液晶屏,带触摸屏;
接口和资源
.1个10M以太网RJ45接口(采用CS8900网络芯片)
.3个串行口
.1个USBHost
.1个USBSlaveB型接口
.1个SD卡存储接口
.1路立体声音频输出接口,一路麦克风接口;
.1个2.0mm间距20针标准JTAG接口
.4USERI.,eds
.4USERbuttons
.1个PWM控制蜂鸣器
.1个可调电阻,用于AD模数转换测试
。
1个12C总线AT24C08芯片,用于12C总线测试
6
.1个20pin摄像头接口
.板载实时时钟电池
.电源接UI(12V),带电源开关和指示灯系统时钟源
.12M无源晶振
’实时时钟
.内部实时时钟(带后备锂电池)扩展接口
.1个34pin2.0mmGPIO接口
.1个44pin2.0mm系统总线接i:
3
规格尺寸
120X100(mm)
2.2
2.2.1IIS音频总线物理连接
IIS(Intcr-ICSoundbus)又称12S,是菲利浦公司提出的串行数字音频总线协议。
目前很多音频芯片和MCU都提供了对IIS的支持,作为一种数字音频设备之间进行音频数据传输的总线标准,IIS有3~5根物理连接线,如下所示:
IISDI:
串行数据输入线
IISDO:
串行数据输出线SCLK:
为串行数据提供位时钟LRCK:
切换左右声道数据帧
MCLK:
为系统提供的同步时钟,又称CDCLK(编解码器时钟)
数据的发送方和接收方需要有一个时钟信号来控制数据的传输,因此数据发送方(主设备)必须产生字段选择信号、时钟信号和数据信号。
2.2.2IIS的总线协议
7
图2-1为IIS总线的时序状态图,图中描述了IIS总线的时钟信号、字段选择信号和串行数据传输信号之间的同步关系。
图2-1 IIS总线的时序状态图
串行传输(SD)
串行数据的传输主要由时钟信号控制,每次传送一个字节的数据。
当音频数据被数字化处理成二进制数据流后,将数据分成8bit或16bit传输。
每个字节的数据传输从左边的二进制位MSB(MostSignificantbit)开始。
当接收方和发送方的数据宽度不一样的时候,发送方不考虑接收方的数据宽度。
如果发送的数据宽度小于系统字段宽度,可以在低位补0;
如果发送数据宽度大于接收数据宽度,超过LSB的部分将被截断。
左右声道选择(LRCK)音频由左声道和右声道组成,使用字段选择可以区分左右声道。
数据格式不同声道选择信号的含义也不相同。
时钟信号(SCLK)IIS总线中,任何一个能产生时钟信号的器件均可以成为主设备,从设备从外部输入取得时钟信号,IIS的规范中规定了一系列关于时钟信号频率和实验的限制。
2.2.3S3C2440的IIS接口
S3C2440A的Inter-ICSound(IIS)总线接口作为一个编解码接口连接外部8/16位立体声音频解码IC用于迷你碟机和可携式应用。
IIS总线接口支持IIS总线数据格式和MSB-justified数据格式。
该接口对FIFO的访问采用了DMA模式取代了中断。
它可以在同一时间接收和发送数据。
总线接口,寄存器组和状态机(BRFC):
总线接口逻辑和FIFO访问由状态机控制。
(1)5位双预定标器(IPSR):
一个预定标器用于IIS总线接口的主时钟发生器,另外一个用作外部编解码时钟发生器。
(2)64位FIFO(TxFIFO和RxFIFO):
在发送数据传输时,数据写到
12
TxFIFO;
在接收数据传输时,从RxFIFO读取数据。
(3)主IISCLK发生器(SCLKG):
在主设备模式,串行位时钟是从主时
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 单片机 嵌入式 音频系统