数字电子钟设计实训报告.docx
- 文档编号:1304461
- 上传时间:2022-10-20
- 格式:DOCX
- 页数:14
- 大小:198.50KB
数字电子钟设计实训报告.docx
《数字电子钟设计实训报告.docx》由会员分享,可在线阅读,更多相关《数字电子钟设计实训报告.docx(14页珍藏版)》请在冰豆网上搜索。
数字电子钟设计实训报告
数字电子钟的设计
【摘要】
本系统由晶体振荡器、分频器、计数器、译码器、七段译码显示器和校准、报时电路组成,采用了CMOS或TTL系列(双列直插式)中小规模集成芯片。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的根本功能,扩展电路完成数字钟的扩展功能,进展了各单元电路设计,总体安装、制作及调试。
数字钟是一种计时装置,不仅能替代指针式钟表,还可以运用到定时控制、自动计时及时间程序控制等方面,应用广泛。
【关键词】
石英晶振、分频器、计数器、译码器、七段译码显示器、校准、整点报时。
第一章数字电子钟总体方案
1.1数字电子钟总体方案确实定
数字电子钟组成一般由振荡器、分频器、计数器、译码器及显示器等几部分组成。
石英振荡器产生的时标信号送到分频器,分频电路将时标信号分成秒脉冲,秒脉冲送入计数器进展计数,并把累计结果以“时〞、“分〞、“秒〞的数字显示出来。
“秒〞的显示由两级计数器和译码器组成的六十进制计数器电路实现,“分“的显示电路与“秒〞一样。
“时〞的显示由两极计数器和译码器组成的二十四进制计数器电路实现。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器〞,“秒计数器〞采用60进制计数器,每累计60秒发一个“分脉冲〞信号,该信号将作为“分计数器〞的时钟脉冲。
“分计数器〞也采用60进制计数器,每累计60分钟,发出一个“时脉冲〞信号,该信号将被送到“时计数器〞。
“时计数器〞采用24进制计时器,可实现对一天24小时的累计。
译码显示电路将“时〞、“分〞、“秒〞计数器的输出状态0进展七段显示译码器译码,通过六位七段译码显示器显示出来。
整点报时电路根据计时系统的输出状态产生一脉冲信号,然后去触发一音频发生器实现报时。
校时电路时用来对“时〞、“分〞显示数字进展校对调整的。
数字电子钟总体方案框图
数字电子钟组成框图
1.2数字电子钟电路组成
数字电子钟组成一般由振荡器、分频器、计数器、译码器及七段译码“时〞、“分〞、“秒〞的数字显示出来。
“秒〞的显示由两级计数器和译码器组成的六十进制计数器电路实现,“分〞的显示电路与“秒〞一样。
1.3数字电子钟电路的工作原理
“时〞、“分〞、“秒〞的数字显示出来。
“秒〞的显示由两级计数器和译码器组成的六十进制计数器电路实现,“分〞的显示电路与“秒〞一样。
“时〞的显示由两级计数器和译码器组成的二十四进制计数器电路来实现。
第二章数字电路单元设计
2.1分频电路
由于我们直接使用的实验台上的脉冲信号,所以我们没有设计和使用分频电路。
2.2计数器电路
2.2.1二十四进制计数器电路
1、电路图〔见附录〕
2、工作原理:
由图可见,当分钟脉冲到来时计数到“24〞时,同时清零,实现二十四进制技术器。
2.2.2六十进制计数器电路
1、电路图〔见附录〕
2、工作原理:
74LS393是双四位二进制计数器,由它组成一个十进制计数器和一个六进制计数器,便组成了一个六十进制计数器,低位是一个由74LS393组成的十进制计数器,高位是由一个74LS393和一个与非门组成的六进制计数器。
A.十进制计数器的时序图:
B.六进制计数器的时序图:
2.2.3时、分、秒计数器的组间级联问题
在进展了各个单元电路的设计完成以后,我们就应该对各个单元电路进展组装。
我们在进展单元电路的设计的时候我们已经完成了单级的设计,并且对一些问题进展了处理,但是我们在进展级联的时候还是会出现许多的问题。
在级联的时候我们会遇到很多的问题,在级联的时候我们遇到的问题中,级与级之间不进位是最多的。
我们为什么会遇到这样的问题呢?
我们怎样才能解决它呢?
在单个级的时候,我们的进位信号是从进位直接到被进位,我们在进展级联的时候也采用这种方式就不行了。
因为我们在进展级联的时候我们的进位信号在本级的时候还没有到达十,而我们的74LS190是一个十进制的计数器,因此在还没有到达十的时候,我们的14管脚就没有信号,因此我们就不可以从这连接进位信号。
那么我们要从哪儿连接进位信号呢?
在进展级联的时候,进位信号就要从我们的本级的清零信号来,这样就可以解决我们的级联不进位的问题。
在级联的时候,我们还可能碰到显示了不应该显示的数字。
这又是什么原因呢?
这钟原因是很简单的,这主要是我们在连接清零的信号的时候没有连接到要求的管脚,使得我们的信号不可以正常的进展清零。
在这种情况下,我们应该检查我们的清零信号是否正确。
2.3译码显示电路
共阴极译码显示电路
1.74LS48的功能:
74LS248是4线—七段译码/驱动器,集电极开路输出,以高电平“1〞驱动,用于共阴极显示器。
74LS248内部接有2K上拉电阻,在连接LED数码管时无需外接电阻。
其中端为试灯输入端,用于检查七段显示器各字段是否能正常发光,当时,显示器应该显示出“8〞字形,借此判断各段工作是否正常。
端为灭灯输入/动态灭零输出端,灭灯输入端的功能与恰好相反,在=0时可以使七段显示器各字段均熄灭;动态灭零输出端与公用一个端子,它的作用是使小数点两边的数字即使是零也显示出来,以便看到小数点的位置和检查无信号输入时显示器有无故障。
端为动态灭零输入端,它的作用是使显示器按照人们需要将所显示的零予以熄灭,而在显示1……9时那么不受影响。
正常使用时,,=1。
2.原理:
74LS48将来自计数器的四位二进制代码翻译成对应的一组七位二进制代码,驱动七段LED数码管显示出数字来。
共阴极七段数码管相当于阴极连接在一起的七个发光二极管,当从其某一输入端〔二极管的阳极〕输入一个高电平信号,对应的发光二极管导通发光,从而显示出一个数字来。
第三章集成块选型
3.174LS393
74LS393"管脚及功能如下:
真值表:
功能简介:
74LS393是双四位二进制计数器,独立时钟输入,异步计数,并具有直接去除功能。
74LS393采取串行进位连接方式,其输出端Q0、Q1、Q2、Q3分别按2、4、8、16进展分频计数。
74LS393每一位都有一个去除端MR,高电平有效。
由于74LS393含有两个四位二进制计数器,所以只要将二进制计数器的Q3端和下一个二进制计数器的CLK端相接,那么成为一个八位二进制计数器。
3.274LS51
74LS51输入与或非管脚及功能如下:
真值表:
功能简介:
74LS51是与或非门,它可实现4位输入信号的与或非。
3.374LS48
74LS248〞集成块管脚及功能如下:
功能表:
功能简介:
74LS48为七段译码器,当BI=0时,输出a-g为低电平0,显示器不显示;当BI=LT=1,RB=0时,a-g输入8421BCD码,译码器输出相对应的数字。
3.474LS08
74LS08集成块管脚
真值表:
功能简介:
74LS08是一个与门。
3.5CD4071
CD4071"集成块管脚:
真值表:
输入
功能
RS
MR
X
1
去除
↓
0
计数
↑
0
保持
功能简介:
4060为一个分频集成块,Q4---Q14为各个频率输出端,MR为去除端,RTC为时钟输出端,RS为时钟输入端。
第四章安装与调试
4.1在综合实验台上安装及调试
检查导线和元件的好坏
数码管的检验
提供的数码管有10个管脚,上、下各5个,中间的两个管脚为负极。
检验的时候,两个负极管脚接地,+5v电源出来接一个1千欧的电阻〔防止数码管被烧坏〕再分别接数码管的其他8个管脚,假设每一段都亮了,说明数码管是好的。
导线的检验
导线的一端接+5v电源或+12v电源,另一端接电平显示器,假设电平显示器亮,那么说明导线是好的。
74ls393的检验
74ls393是双四位二进制计数器,独立时钟输入,异步计数,并具有直接去除功能。
检验的时候14管脚接+5v,7管脚接地,1管脚接一个单次脉冲,2管脚CR端接低电平,6、5、4、3管脚分别为Q3、Q2、Q1、Q0,把6、5、4、3管脚依次接在电平显示器上。
当第一个下降沿来的时候开始计数。
一直参加脉冲假设电平显示器上能从0000依次显示到1111,CR端为高电平1时能清0,说明这个计数器是可以用的。
又因为74ls393是由2个计数器构成,所以集成块上的另一个计数器用同样的原理检验正确,说明这个集成块是好的。
否那么是坏的。
74ls48的检验
74ls48是4线—七段译码驱动器,集电极开路输出,以高电平“1〞驱动,用于共阴极显示器。
检验的时候16管脚接+5v,8管脚接地,6、2、1、7管脚分别为A3、A2、A1、A0,把6、2、1、7管脚接在电平开关上,13、12、11、10、9、15、14管脚分别为Ya、Yb、Yc、Yd、Ye、Yf、Yg,把这几个管脚对应接在共阴极数码显示器的a、b、c、d、e、f、g段上。
在电平开关上输入0000时,数码显示器显示为“0〞,输入0001时显示为“1〞,依次输入二进制数会显示相应的数字。
假设“0〞到“9〞全部显示出来,说明74ls48集成块是好的。
否那么是坏的。
74ls08的检验
74ls08是由4个与门组成的集成块。
检验的时候14管脚接+5v,7管脚接地,1、2管脚为第一个门的地址端,3管脚为第一个门的输出端。
检验的时候1、2管脚接电平开关,3管脚接电平显示器。
假设当地址端有一个为低电平“0〞时,输出Y端为“0〞。
当地址端全部为“1〞时,输出Y端为“1〞。
说明这个门是好的。
集成块上的其他三个与门用同样的方法检验,假设满足与门电路的规那么,那么说明这个集成块是好的。
否那么是坏的。
CD4071的检验
CD4071是由4个或门组成的集成块。
检验的时候14管脚接+5v,7管脚接地,1、2管脚为第一个门的地址端,3管脚为第一个门的输出端。
检验的时候1、2管脚接电平开关,3管脚接电平显示器。
假设当地址端有一个为高电平“1〞时,输出Y端为“1〞。
当地址端全部为“0〞时,输出为“0〞。
说明这个门是好的。
集成块上的其他三个或门用同样的方法检验,假设满足或门电路得规那么,那么说明这个集成块是好的。
否那么是坏的。
74ls04的检验
74ls04是由6个非门组成的集成块。
检验的时候14管脚接+5v,7管脚接地,1、3、5、9、11、13管脚分别为地址端。
2、4、6、8、10、12管脚分别为输出端。
检验第一个门的时候1管脚接电平开关,2管脚接电平显示器。
假设地址端为“0〞的时候,输出端为“1〞,地址端为“1〞的时候,输出端为“0〞。
那么说明第一个非门是好的。
其他的五个非门用同样的方法检验,假设满足非门电路的规那么,那么说明这个集成块是好的。
否那么是坏的。
74ls51的检验
74ls51是由2个与或非门组成的集成块。
检验的时候14管脚接+5v,7管脚接地,2、3、4、5管脚为第一个与或非门的地址端,6管脚为第一个门的输出端。
1、13、10、9管脚为第二个与或非门的地址端,8管脚为第二个门的输出端。
检验第一个与或非门时,2、3、4、5管脚接电平开关,6管脚接电平显示器。
假设地址端全部为“0〞时,输出端为“1〞,假设地址端全部为“1〞时,输出端为“0〞,假设地址端只有一个为“0〞时,输出端为“0〞,假设输出端只有一个为“1〞时,输出为“1〞。
那么说明第一个与或非门事好的。
第二个与或非门用同样的方法检验,假设满足与或非门电路的规那么,那么说明第二个与或非门也是好的。
否那么是坏的
.2实验步骤及调试
1、做二十四进制电路的时候用一个74ls393、一个74ls08和一个CD4071按照电路〔图1〕接出二十四进制电路,然后将74ls393的1Q3、1Q2、1Q1、1Q0和2Q3、2Q2、2Q1、2Q0端接在电平显示器上,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子钟 设计 报告