基于FPGA的6层自动升降电梯控制系统的设计Word文件下载.doc

基于FPGA的6层自动升降电梯控制系统的设计Word文件下载.doc

《基于FPGA的6层自动升降电梯控制系统的设计Word文件下载.doc》由会员分享，可在线阅读，更多相关《基于FPGA的6层自动升降电梯控制系统的设计Word文件下载.doc（30页珍藏版）》请在冰豆网上搜索。

它的设计是采用通俗易懂的VerilogHDL硬件描述语言使用EDA技术在QuartusII软件平台上设计完成，程序设计、编译以及时序仿真通过后再下载到开发板配合外围电路（模拟电梯的电路）来验证该系统的可行性。

这个系统分主要有6个模块，分别是键盘响应寄存处理模块、上升/下降请求寄存处理模块、电梯运行和停止处理模块、开门/关门与延时处理模块、电梯运行方向判断模块和电梯运行状态显示模块。

通过模块化设计不仅提高了程序编程错误的排查能力还提高了系统的可靠性。

1概论

1.1电梯国内外现状

1.1.1国内现状

电梯作为中国对外最早的行业经过多年的发展，电梯产品无论在数量和质量都有了显著的提高，和国外产品差距越来越小。

考虑到经济性，现有国内的电梯控制系统，通常采用微机或可编程逻辑控制器对变频器进行多段速控制。

在电梯传动系统方面，对于新装客梯及旧梯改造项目，大多数采用了交流变压变频<

VVVF）调速电梯。

在电梯反馈系统方面，采用闭环速度反馈，利用套在电机轴上的增量编码器产生脉冲信号反馈给控制系统。

在井道信号采集方面，目前国内电梯一般都采用增量编码器记数方式配合双稳态磁开关或光电开关来识别轿厢位置。

尽管国内电梯市场需求因多方面需求得到迅速增长，但中国加入WTO后，外资品牌电梯进入中国并在中国电梯市场份额中占有的比重大，因此自主品牌企业的发展还任重道远。

1.1.2国外现状

由于国外电梯技术发展早，因此国外电梯技术一直走在世界的前头。

目前在电梯控制系统方面国外发达国家的电梯正在推广32位微机控制系统。

他们都采用闭环反馈单微处理机控制系统或多微处理机协调控制系统。

在电梯传动系统方面，采用交流变压变频（VVVF）调速技术，实现电梯从超低速到高速无级调速的高精度运行，具有节能、对电网污染小、乘坐舒适感佳等优点。

在电梯反馈系统方面，除了采用旋转编码器获得电梯轿厢位置信号外，还有一些厂家采用绝对值编码器从电梯轿厢上反馈位置信号给系统，对曳引电机进行以距离为原则的控制，以实现直接平层技术，达到优越的电梯运行效果。

国外电梯不仅仅在技术上有领先优势，同时在安装调试、售后服务和维修保养方面都下足功夫。

在国外己有"

法规"

实行电梯制造、安装和维修一体化，实行由各制造企业认可的、法规认证的专业安装队和维修单位，承担安装调试、定期维修和检查试验，从而为电梯运行的可靠性和安全性提供了保证。

1.2EDA技术的概述

EDA即电子设计自动化（ElectronicDesignAutomation）的缩写,是在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来。

一般把EDA技术的发展分为CDA、CEA、和EDA这三个阶段。

EDA技术就是依靠强大的，在EDA软件平台上，以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

经过多年的发展，EDA技术已经成为电子设计的重要工具，无论是设计芯片还是设计系统，如果没有EDA工具的支持，都将是难以完成的。

EDA工具已经成为现代电路设计师的重要武器，正在发挥着越来越重要的作用。

1.3FPGA的简介

FPGA是英文FieldProgrammableGateArry的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上发展起来的。

它作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

1.3.1FPGA的工作原理

由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。

查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航局FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。

它通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。

学过数字电路的人都知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。

所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。

FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。

查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。

目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的RAM。

当用户通过原理图或VerilogHDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。

我们可以表1-1来说明LUT实现逻辑功能的原理:

表1-14输入与门的真值表

从表中我们可以看出，LUT具有和逻辑电路相同的功能。

实际上，LUT具有更快的执行速度和更大的规模。

1.3.2FPGA的配置模式

FPGA是由存放在片内的RAM来设置其工作状态的，因此工作时需要对片内RAM进行编程。

用户可根据不同的配置模式，采用不同的编程方式。

FPGA有下面3种配置模式：

（1）主动配置方式（AS）由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列。

如EPCS1,EPCS4配置器件专供AS模式，目前只支持Cyclone系列。

使用Altera串行配置器件来完成。

Cyclone期间处于主动地位，配置期间处于从属地位。

配置数据通过DATA0引脚送入FPGA。

配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。

（2）被动配置方式（PS）则由外部计算机或控制器控制配置过程。

通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过DATA0引脚送入FPGA。

配置数据在DCLK上升沿锁存，1个时钟周期传送1位数据。

（3）JTAG配置方式，JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEEStd1149.1联合边界扫描接口引脚，支持JAMSTAPL标准，可以使用Altera下载电缆或主控器来完成。

1.3.3FPGA的芯片结构

FPGA芯片主要由6部分完成，分别为：

可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专业硬件模块。

以下是FPGA芯片主要模块功能说明：

（1）可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求。

FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。

通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。

外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA内部。

当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（HoldTime）的要求可以降低，通常默认为0。

为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有一种VCCO，但不同bank的VCCO可以不同。

只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。

（2）FPGA内的基本逻辑单元为CLB（可配置逻辑块），CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发器组成。

开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。

（3）目前市场上的FPGA都提供数字时钟管理和相位环路锁定。

相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。

（4）大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。

块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。

RAM、FIFO是比较普及的概念，在此就不冗述。

CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入CAM中的数据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址交换器中有广泛的应用。

除了块RAM，还可以将FPGA中的LUT灵活地配置成RAM、ROM和FIFO等结构。

在实际应用中，芯片内部模块RAM的数量也是选择芯片的一个重要因素。

（5）FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为４类不同的类别。

第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；

第二类是长线资源，用以完成芯片Bank间的高速信号和第二全局时钟信号的布线；

第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；

第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。

（6）内嵌功能模块主要指DLL（DelayLockedLoop）、PLL（PhaseLockedLoop）、DSP和CPU等软处理核（SoftCore）。

现在越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。

（7）内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（HardCore），等效于ASIC电路。

为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。

例如：

为了提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；

为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十Gbps的收发速度。

1.4硬件描述语言

硬件描述语言HDL是EDA技术中的重要组成部分,常用的硬件描述语言有AHDL、VHDL和VerilogHDL,而VHDL和VerilogHDL是当前最流行并成为IEEE标准的硬件描述语

1.4.1VerilogHDL

VerilogHDL是目前应用最广泛的硬件描述语言，并被IEEE采纳为IEEE#1364-1995标准（Verilog-1995版本），并于2001年升级为Verilo