本科毕业设计论文《数字电路设计实训》实验指导书Word格式文档下载.docx
- 文档编号:12989247
- 上传时间:2022-10-01
- 格式:DOCX
- 页数:46
- 大小:346.31KB
本科毕业设计论文《数字电路设计实训》实验指导书Word格式文档下载.docx
《本科毕业设计论文《数字电路设计实训》实验指导书Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《本科毕业设计论文《数字电路设计实训》实验指导书Word格式文档下载.docx(46页珍藏版)》请在冰豆网上搜索。
实验九时序电路应用…………………………………………………………………29
实验十四路优先判决电路……………………………………………………………31
三、创新系列(数字集成电路设计)实验部分
实验十一全加器的模块化程序设计与测试………………………………………33
实验十二串行进位加法器的模块化程序设计与测试……………………………35
实验十三N选1选择器的模块化程序设计与测试………………………………36
实验一门电路逻辑功能及测试
一、实验目的
1.熟悉门电路逻辑功能
2.熟悉数字电路学习机及示波器使用方法
二、实验仪器及材料
1.双踪示波器
2.器件
74LS00二输入端四与非门2片
74LS20四输入端双与非门1片
74LS86二输入端四异或门1片
74LS04六反相器1片
三、预习要求
1.复习门电路工作原理及相应逻辑表达式。
2.熟悉所用集成电路的引线位置及引线用途。
3.了解双踪示波器的使用方法。
四、实验内容
实验前按学习机使用说明先检查学习机电源是否正常,然后选择实验用的集成电路,按自己设计的实验电路图接好连线,特别注意Vcc及接地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
实验中改动接线需先断开电源,接好线后再通电实验。
1.测试门电路逻辑功能图1.1
(1)选用四输入与非门74LS20一只,插入面包板,按图1.1接线,输入端接S1~S4(电平开关输出端口),输出端接电平显示发光二极管(D1~D8任意一个)。
(2)将电平开关按表1.1置位,分别测输出电压及逻辑状态。
表1.1
输入
输出
1
2
3
4
Y
电压(V)
H
L
2.异或门逻辑功能测试。
图1.2
(1)选二输入四异或门电路74LS86,按图1.2接线,输入端1、2、4、5接电平开关,输出端A、B、Y接电平显示发光二极管。
(2)将电平开关按表1.2置位,将结果填入表中。
表1.2
A
B
Y电压(V)
L
3.逻辑电路的逻辑关系。
(1)用74LS00按图1.3、1.4接线,将输入输出逻辑关系分别填入表1.3、表1.4中
表1.3
图1.3
表1.4
图1.4
(2)写出上面两个电路逻辑逻辑表达式。
4.逻辑门传输延迟时间的测量。
用六反相器(非门)按图1.5接线,输入80Hz连续脉冲,用双踪示波器测输入,输出相位差,计算每个门的平均传输延迟时间的tpd值。
图1.5
5.利用与非门控制输出。
用一片74LS00按图1.6接线,S接任意电平开关,用示波器观察S对输出脉冲的控制作用。
6.用与非门组成其他门电路并测试验证。
(1)组成或非门。
用一片二输入端四与非门组成或非门
画出电路图,测试并填表1.5图1.6
表1.6
表1.5
(2)组成异或门
(a)将异或门表达式转化为与非门表达式。
(b)画出逻辑电路图。
(c)测试并填表1.6.
五、实验报告
1.按各步骤要求填表并画逻辑图。
2.回答问题:
(1)怎样判断门电路逻辑功能是否正常?
(2)与非门一个输入接连续脉冲,其余端什么状态时允许脉冲通过?
什么状态时禁止脉冲通过?
(3)异或门又称可控反向门,为什么?
实验二组合逻辑电路(半加器全加器及逻辑运算)
1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
器件
74LS00二输入端四与非门3片
74LS54四组输入与或非门1片
1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器、全加器的工作原理。
3.预习二进制数的运算。
实验1:
组合逻辑电路功能测试。
图2.1
(1)用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。
(2)图中A、B、C接电平开关,Y1、Y2接发光管电平显示。
(3)按表2.1要求,改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。
(4)将运算结果与实验比较。
表2.1
C
Y1
Y2
实验2:
基于一个74LS86芯片和一个74LS00芯片的半加器设计
测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知,半加器Y是A、B的异或,而进位Z是A、B相与,故半加器可用一个集成异或门和二个与非门组成如图2.2。
图2.2半加器的逻辑电路
(1)在学习机上用异或门和与门接成以上电路。
A、B接电平开关S。
Y、Z接电平显示。
(2)按表2.2要求改变A、B状态,填表。
表2.2
输入端
输出端
Z
实验3:
基于三个74LS00芯片的全加器设计
测试全加器的逻辑功能
(1)写出图2.3电路的逻辑表达式。
(2)根据逻辑表达式列真值表。
(3)根据真值表画逻辑函数SiCt的卡诺图。
图2.3
Bi、Ci-1Bi、Ci-1
Ai00011110Ai00011110
1
Si=Ci=
(4)填写表2.3各点状态
表2.3
Ai
Bi
Ci-1
X1
X2
X3
Si
Ci
(5)按原理图选择与非门并连接进行测试,将测试结果记入表2.4,并与上表进行比较看逻辑功能是否一致。
4.测试用异或、与或和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成,在实验中,常用一块双异或门、一个与或非门和一个与非门实现。
(1)画出用异或门、与或非门和非门实现全加器的逻辑电路图,写出逻辑表达式。
(2)找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
(3)当输入端Ai、Bi、及Ci-1为下列情况时,用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。
表2.4
1.整理实验数据、图表并对实验结果进行分析讨论。
2.总结组合逻辑电路的分析方法。
实验三触发器
(一)R—S,D,J—K
1.熟悉并掌握R—S、D、J—K触发器的构成,工作原理和功能测试方法。
2.学会正确使用触发器集成芯片。
3.了解不同逻辑功能FF相互转换的方法。
2.器件74LS00二输入端四与非门1片
74LS74双D触发器1片
74LS112双J—K触发器1片
三、实验内容
1.基本R—SFF功能测试:
两个TTL与非门首尾相接构成的基本R—SFF的电路如图3.1所示。
(1)
试按下面的顺序在
、
:
=0
=1
=1
=0
=1
图3.1基本R—SFF电路
观察并记录FF的
端的状态,将结果填入下表3.1中,并说明在上述各种输入状态下,FF执行的是什么功能?
表3.1
逻辑功能
(2)
端接低电平,
端接脉冲。
(3)
端接高电平,
(4)连接Rd、Sd,并加脉冲。
记录并观察
(2)、(3)、(4)三种情况下,
端的状态。
从中你能否总结出基本R—SFF的Q或
端的状态改变和输入端
和
的关系。
(5)当
都接低电平时,观察
当
同时由低电平跳为高电平时注意观察
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路设计实训 本科 毕业设计 论文 数字电路 设计 实验 指导书